《IEEE Journal on Exploratory Solid-State Computational Devices and Circuits》：Special Topic on Energy-Efficient In-/Near-Memory Computing With Emerging Devices
编辑推荐：
本专题聚焦AI硬件加速中的"内存墙"能耗瓶颈，推荐八篇前沿研究系统探讨基于SRAM、RRAM、PCM、FeFET等存储技术的存内/近存计算(IMC/NMC)创新方案。研究人员通过器件-电路-架构协同优化，提出3D异构集成、模拟存内乘加运算(E-MAC)、铁电晶体管(FeFET)突触阵列等突破性设计，显著提升二值化神经网络(B NN)、决策树、质谱分析等应用的能效(>100 TOPS/W)与计算密度，为边缘AI设备提供新范式。
随着人工智能模型在计算机视觉、自然语言处理和大语言模型等领域持续展现卓越性能，模型规模与计算需求呈指数级增长。这种精度驱动的AI发展范式对高密度内存存储提出极致要求，而处理引擎与片内/片外存储器间频繁的数据搬运导致高能耗问题，日益成为AI硬件加速器设计的核心瓶颈。在此背景下，存内计算(IMC)和近存计算(NMC)作为突破性解决方案应运而生，通过将权重数据存储在内存单元中，直接在内存内部或邻近位置执行点积等运算操作，显著降低数据移动能耗。
传统静态随机存储器(SRAM)虽技术成熟，但其易失性、大面积占用（如8T/10T存储单元）以及CMOS器件漏电功率等缺陷，促使学术界与工业界将目光转向非易失存储器(NVM)。电阻式随机存取存储器(RRAM)、相变存储器(PCM)、自旋转移矩磁存储器(STT-MRAM)、铁电场效应存储器(FeFET)等新兴技术，凭借高密度存储特性成为IMC/NMC实现的理想载体。英特尔、台积电、三星等全球领先代工厂已实现或正在原型开发单片集成NVM技术，为存算一体芯片的产业化奠定基础。
然而，NVM基IMC/NMC在获得存储阵列密度优势的同时，也面临外围电路设计复杂化、多低阻态器件同时开启时的高电流消耗等挑战。为此，IEEE《探索性固态计算器件与电路期刊》组织本专题，召集全球顶尖研究团队从材料器件、电路架构到系统算法等多维度，探索高能效IMC/NMC创新路径。
在技术方法层面，研究团队通过跨尺度协同优化策略推进IMC/NMC发展：采用3D异构集成(3D-HI)技术优化RRAM加速器的供电网络设计；开发数字-时间字线调制技术增强模拟存内乘加运算(E-MAC)的能效与精度；设计新型施密特触发器单元支持超低压二值化神经网络(BNN)并行处理；构建基于模拟内容可寻址存储器(CAM)的决策树加速引擎X-TIME；建立铁电厚度与跨层相互作用模型指导FeFET突触阵列设计；提出基于乘积和架构的近似加法器优化存内计算；利用多级PCM器件开发质谱分析专用加速器SpecPCM；创新2比特FeFET单元实现电荷域计算宏架构。
三维异构集成赋能大规模RRAM存内计算
Manley等通过协同优化供电网络设计，实现基于RRAM的大规模存内计算加速器3D异构集成。该方案有效解决高密度存储阵列的供电瓶颈，为未来万亿级计算系统提供可行路径。
超低压IMC宏架构突破能效极限
东京工业大学的Shiotsu和Sugahara提出新型施密特触发器单元设计，支持IMC宏在超低电压下运行，使二值化神经网络加速能效突破100 TOPS/W里程碑。
数字-时间调制提升存内乘加运算精度
由维也纳理工大学等机构组成的团队开发增强型存内乘加方案，通过数字-时间字线调制技术同步改善模拟SRAM乘加加速器的能效、延迟与计算精度。
模拟CAM加速决策树模型推理
惠普实验室的Pedretti团队推出X-TIME存内计算引擎，专为基于决策树的机器学习模型优化。该方案集成新型CAM单元电路、核心架构及硬件感知训练算法，大幅提升表格数据推理效率。
铁电厚度调控优化FeFET突触阵列
普渡大学Wang和Gupta深入分析铁电厚度对FeFET突触阵列的影响，建立设备-电路非理想性模型，通过跨层设计空间探索演示器件-电路协同优化方法。
混合逻辑架构实现高效存内计算
海德堡大学与维也纳理工大学联合团队提出利用乘积和表示特性的混合逻辑解决方案，开发适用于2比特单元的近似加法器电路，在k近邻算法与卷积神经网络中验证其效能。
专用PCM加速器革新质谱分析
加州大学圣地亚哥分校与斯坦福大学合作开发SpecPCM加速器，针对质谱聚类与数据库搜索任务优化，结合超维计算(HD)算法与多级PCM器件，实现端到端质谱分析能效提升。
电荷域FeFET宏架构提升计算密度
弗劳恩霍夫研究所与苏黎世联邦理工学院提出基于2比特FeFET单元的1铁电晶体管-1电容(1F1C)宏设计，通过在电荷域操作实现更高存储密度与计算效率的IMC架构。
本专题研究表明，通过器件-电路-架构的深度协同创新，IMC/NMC技术正逐步突破传统冯·诺依曼架构的能效瓶颈。各研究团队从存储技术选择（SRAM、RRAM、PCM、FeFET等）、计算范式创新（数字-时间调制、近似计算、电荷域操作等）到应用场景拓展（神经网络、决策树、质谱分析等）多维度推进，验证了能效提升超过两个数量级的可行性。特别值得注意的是，新兴非易失存储技术与硅基平台的单片集成方案已显示出产业化前景，为下一代AI加速芯片设计指明方向。这些突破不仅为边缘计算设备提供核心技术支持，更通过硬件-算法协同设计范式推动计算架构的范式转移，为后摩尔定律时代的电子信息技术发展注入新动能。
