基于周期非线性噪声模型的分数分频锁相环杂散分析与线性化增强技术

《IEEE Open Journal of Circuits and Systems》：Spur Analysis and Linearity Enhancement in Fractional-N Phase Looked Loops Through Parallel Sigma Delta Modulators With Time Offsets

本文针对毫米波5G/6G收发机中分数分频锁相环(PLL)的非线性失真问题，提出了一种基于并行ΣΔ调制器(SDM)时间偏移的线性化技术。研究团队通过建立周期性非线性噪声(PNN)理论框架，推导了二阶和三阶非线性杂散的解析表达式，并证明该技术能有效抑制杂散且降低量化噪声。这项工作为高性能频率合成器设计提供了重要理论支撑和实践方案。

　　

随着5G和6G毫米波(mmWave)通信技术的快速发展，对高频谱效率调制方案（如256-QAM）的支持要求相位锁定环路(PLL)具备超低相位噪声性能。然而在实际应用中，成本敏感的商用系统往往受限于低于100 MHz的参考晶体振荡器，导致PLL倍增因子过高，进而引发带内噪声增加和带宽压缩等问题。特别是分数分频-N PLL中存在的ΣΔ调制器(SDM)量化噪声，会显著扩大相位检测器(PD)输入端的时序误差范围，对电路线性度提出苛刻要求。

传统解决方案如时间数字转换器(TDC)和数字时间转换器(DTC)辅助PLL虽能抑制量化噪声，但需在功耗、线性度和噪声性能之间艰难权衡。更棘手的是，相位插值器、DTC等电路的非线性会导致噪声折叠和带内杂散(Spur)的产生，严重恶化系统性能。现有技术如数字预失真、伪差分DTC和级联PLL架构各有局限，或需复杂校准，或面临面积和耦合噪声挑战。

针对这一瓶颈，本研究基于周期性非线性噪声(PNN)理论框架，深入分析了分数分频PLL中二阶和三阶非线性产生的杂散特性，并对先前提出的并行ΣΔ调制器线性化技术进行系统优化。该技术通过多个MASH1-1 SDM并行工作并引入相对时间偏移，在不扩大相位检测器输入时序误差的前提下，同时实现杂散抑制和量化噪声降低。

研究团队首先推导出简洁的杂散解析表达式（如公式14、15），可直接通过非线性峰值时间偏差估算杂散幅度。如图3(a)所示的二阶非线性（A_NL2=400 fs）对应图3(b)的PNN波形，其傅里叶展开（公式8）清晰揭示了杂散谐波分量。图5的MATLAB仿真验证了理论预测误差仅0.1 dB。

线性化核心机制如图7所示：多个SDM以特定时间偏移并行工作，通过改变PNN函数的周期性抑制峰值幅度。研究发现，二阶非线性杂散的抑制对相位偏移补偿不敏感（图8-10），而三阶非线性则需精确补偿才能实现有效抑制（图12-13）。理论分析表明，N个均匀偏移SDM可使主要杂散频率偏移至N·a·freq_ref，抑制效果分别达到20·log(N²)（二阶）和20·log(N³)（三阶）。

失配分析揭示（公式35-42），相位检测器增益失配和路由长度差异会削弱线性化效果，尤其影响三阶非线性抑制。量化噪声仿真（图14）显示偏移SDM方案相比同相工作噪声降低2 dB，且优于ENOP SDM架构的噪声性能（图15）。最后提出的高效硬件实现（图16）通过单分频器与开关控制替代多分频器方案，显著降低面积开销。

关键技术方法包括：建立PNN理论模型推导杂散解析表达式；设计并行SDM时间偏移架构实现非线性补偿；开发相位旋转补偿机制优化三阶失真抑制；构建失配模型分析实际电路限制因素；通过闭环仿真验证量化噪声抑制效果。所有分析均基于MASH1-1 SDM行为特性和MATLAB数值仿真。

二阶非线性分析

通过公式(4)-(8)的系统推导，证实二次非线性产生的PNN函数（图3(b)）其傅里叶系数与1/n²成正比。两个偏移SDM求和后（公式18-19），奇次谐波被完全抑制，主要杂散转移至2a·freq_ref处且幅度降低12 dB（图9-10）。

三阶非线性特性

立方非线性（公式9-13）产生的PNN呈现奇对称性（图4(b)）。相位补偿后双SDM方案可实现18 dB抑制（公式30），但无补偿时仅能获得1.9 dB改善（图12-13），凸显相位对齐对奇次非线性处理的必要性。

失配影响量化

公式(35)-(42)建立了增益失配(ΔK_PD)和相位误差(Δφ)与残余杂散的数学关系。典型值（1%增益失配、5%周期相位误差）下三阶杂散抑制仍可达40 dB，证明技术对实际电路失配的鲁棒性。

噪声性能评估

图14的功率谱密度(PSD)对比显示，时间偏移SDM在保持杂散抑制优势的同时，量化噪声降低2 dB。与ENOP SDM相比（图15），该方案在集成相位噪声（3.7 ps vs 8.7 ps）方面更具优势，因其避免了大时序误差带来的非线性噪声放大。

本研究通过严谨的理论推导和仿真验证，建立了分数分频PLL非线性杂散的快速预估方法，并完善了并行SDM线性化技术的理论体系。明确揭示的奇偶阶非线性对相位补偿差异性需求，为实际系统设计提供了关键指导。所提硬件优化方案证明该技术可低成本集成于现代收发机芯片，为毫米波通信系统提供了兼具高性能与实用性的频率合成解决方案。这项发表于《IEEE Open Journal of Circuits and Systems》的工作，不仅解决了高频PLL设计的核心痛点，更通过PNN框架为后续非线性噪声研究奠定了重要基础。