晶圆级亚5埃等效氧化层厚度高K HfO2介电薄膜助力二维MoS2晶体管迈向埃尺度时代

《Nature Communications》：Wafer-scale high-κ HfO2 dielectric films with sub-5-? equivalent oxide thickness for 2D MoS2 transistors

本文报道了一种通过多步氧化原子层沉积（MOALD）技术在200°C低温下制备的1.3纳米厚HfO2高K介电薄膜，其等效氧化层厚度（EOT）低至2.5埃，漏电流仅10?6A/cm2，击穿电场达22.3 MV/cm。该技术成功应用于8英寸晶圆级二维MoS2晶体管与逻辑电路，实现260 μA/μm的高开态电流、108的开关比和75 mV/dec的亚阈值摆幅，突破了国际器件与系统路线图（IRDS）对2037年器件的EOT要求，为埃尺度半导体工艺发展奠定基础。

　　

随着半导体技术节点不断微缩，晶体管的等效氧化层厚度（EOT）需要突破5埃的物理极限，以满足更高集成度和更低功耗的需求。然而，传统高K介电材料如HfO₂在厚度降至纳米级别时，易因氧空位缺陷导致漏电激增和可靠性下降，且新兴钙钛矿、分子晶体等超薄介电材料虽能实现更低EOT，却因高温工艺、小尺寸局限性或与现有硅基工艺不兼容而难以实际应用。如何在大规模晶圆上制备兼具亚5埃EOT、低漏电（<10^?5A/cm²）且与标准半导体工艺兼容的高K介电层，成为行业面临的严峻挑战。

针对这一难题，松山湖材料实验室张广宇、李娜团队在《Nature Communications》发表研究，提出一种多步氧化原子层沉积（MOALD）技术，在200°C低温下于8英寸晶圆上成功制备出1.3纳米厚HfO₂介电薄膜。该工艺通过交替使用臭氧和氧等离子体进行氧化，将氧空位浓度从常规ALD的25.7%降至近乎可忽略水平，显著提升薄膜质量。第一性原理计算表明，氧空位减少可抑制缺陷态辅助隧穿，使介电层击穿电场提升至22.3 MV/cm。

关键技术方法

研究采用电子束蒸发沉积10纳米金作为金属栅极，随后通过MOALD工艺生长HfO₂介电层（10-30循环对应1.3-3.9纳米厚度）。针对栅极最后（gate-last）结构，引入1纳米锑（Sb）氧化层作为种子层以解决二维材料表面无悬挂键导致的沉积难题。器件性能通过金属-绝缘体-金属（MIM）结构电容-电压测试、透射电镜（TEM）及原子力显微镜（AFM）表征，并结合8英寸晶圆级二维MoS₂晶体管与逻辑电路（如反相器、环形振荡器）进行验证。

研究结果

1. 实现2.5埃EOT的HfO₂薄膜

MOALD工艺制备的1.3纳米HfO₂在MIM结构中测得介电常数达19.8，EOT低至2.5埃，漏电流在1伏偏压下<10^?6A/cm²，击穿电场为22.3 MV/cm，性能优于已报道的SrTiO₃、CaF₂等材料（图2g-h）。

2. 栅极优先二维晶体管的优异性能

将1.3纳米HfO₂集成于栅极优先（gate-first）MoS₂晶体管，在沟道长度2微米下实现开关比10⁸、亚阈值摆幅75 mV/dec，开态电流达58 μA/μm（V_ds=0.5 V）。105个器件统计显示性能均匀性良好，电容等效厚度（CET）为0.34纳米。100纳米短沟道器件开态电流进一步提升至260 μA/μm（图3l-m）。

3. 栅极最后结构适配低电压操作

通过SbO_x种子层实现的栅极最后晶体管在0.7伏栅压下即饱和，开关比10⁸，亚阈值摆幅71 mV/dec，CET为0.50纳米，满足未来低电压芯片需求（图4g-j）。

4. 8英寸晶圆级电路示范

在8英寸晶圆上集成的MoS₂反相器在0.5伏电压下增益达205，静态功耗仅22皮瓦，逻辑门（AND、NAND、NOR）和五级环形振荡器（输出频率3.15 MHz）均正常工作，凸显工艺可扩展性（图5e-k）。

结论与意义

该研究通过MOALD技术实现了晶圆级亚5埃EOT HfO₂介电薄膜的低温制备，解决了超薄介电层漏电与可靠性难题，并成功演示其在二维晶体管与逻辑电路中的广泛应用。这一突破不仅为硅基技术节点进一步微缩提供关键材料方案，更推动了二维电子器件向埃尺度、低功耗方向迈进，对后摩尔时代集成电路发展具有里程碑意义。