一种基于时分复用（TDM）技术的噪声可重构斩波稳频心电图（ECG）放大器，其输入阻抗为142.8欧姆

《IEEE Journal of Solid-State Circuits》：A Noise-Reconfigurable TDM-Based Chopper-Stabilized ECG Amplifier With 142.8-GΩ Input Impedance

噪声可重构时间分割多路复用电容耦合斩波模拟前端设计，采用新型阻抗增强环（IBL）补偿漏电流，提升输入阻抗至142.8GΩ（1Hz），并配置多通道模式（4/2/1通道）及低噪声（0.28-0.40Vrms）。

　　

摘要：

本文介绍了一种噪声可重构的时分复用电容耦合斩波模拟前端（AFE）的设计，该前端采用了新颖的阻抗提升环路（IBL）和直流伺服环路（DSL）。所提出的IBL包含两个单元，用于补偿由于ESD焊盘和外部互连以及斩波器产生的寄生电容导致的漏电流。通过将补偿节点从反馈路径移至放大器的输入端，该设计实现了更高精度的补偿，将AFE的输入阻抗提升到了数十吉欧（GΩ）。所提出的DSL包括一个由直流电源电压驱动的粗略调节环路和一个由五相交错脉宽调制波形驱动的精细调节环路。一种基于频率和电压的监测技术能够消除电极直流偏移（EDO），同时保持低频输入阻抗。根据记录通道的数量和心电图（ECG）信号的幅度，该ASIC可以配置为4个、2个或1个通道，其输入参考噪声（IRN）分别为0.40 μV、0.35 μV和0.28 μVrms；其对EDO的容忍度为350 mV。该芯片采用0.18 μm CMOS工艺制造，整个芯片的功耗为121.8 μW，其中AFE在四通道配置下每个通道的功耗为8.27 μW，并且在1 Hz时实现142.8 GΩ的输入阻抗，在50 Hz时实现18.6 GΩ的输入阻抗。