晶圆级超薄且均匀的范德瓦尔斯铁电氧化物

《SCIENCE》：Wafer-scale ultrathin and uniform van der Waals ferroelectric oxide

铁电氧化物Bi?SeO?通过低温氧化2D半导体薄膜实现均匀单层制备，在0.8V电压下FeFETs展现超长耐久性（>1.5×1012次）、极低能耗（2.8fJ/bpμm2）和优异一致性（<5%差异），为存算一体和边缘计算提供新路径。

　　

编辑总结

铁电氧化物Bi₂SeO₅具有高介电常数，这使得它能够用于制造高性能的铁电场效应晶体管（FeFET）。Wu等人将生长在10厘米蓝宝石衬底上的Bi₂O₂Se薄膜氧化，从而在适合芯片制造的温度下制备出Bi₂SeO₅薄膜（参见Behera和Cheema的综述）。这些薄膜在单层厚度下仍表现出强烈的铁电性。工作在0.8伏特电压下的FeFET具有超过1.5 × 10¹²次的耐久性，并且每比特每平方微米的能耗极低，仅为2.8飞焦耳。——Phil Szuromi

结构化摘要

引言

铁电场效应晶体管（FeFET）是下一代嵌入式非易失性存储器及计算内存架构的有力候选者。实现高密度和低功耗设备，需要在晶圆尺度上进行生产并减小铁电层的厚度。然而，在整个晶圆上制备均匀的铁电材料（尺寸小于5纳米）仍然是一个主要挑战，这主要是由于原子尺度上的性能退化以及界面诱导的极化效应。

研究背景

范德华（vdW）铁电材料提供了一个潜在的解决方案。由于其表面没有悬挂键且原子级光滑，即使在原子级薄层的情况下也能保持稳定的铁电性，并且能够与二维（2D）半导体无缝集成。然而，同时具备高介电常数（κ）、宽带隙、合适的矫顽场和较大剩极化的vdW铁电材料仍然非常稀少。因此，迫切需要实现超薄、均匀的vdW铁电材料的晶圆尺度生产和无缝集成。

结果

我们发现一种新的高κ vdW铁电氧化物——硒化铋（α相Bi₂SeO₅）即使在单层厚度下也能保持稳定的铁电性，并且不受极化场的影响。此外，我们通过控制在400°C以下对2D半导体Bi₂O₂Se进行氧化，实现了超薄α相Bi₂SeO₅的晶圆尺度均匀合成以及与后端制造工艺（BEOL）的兼容性集成。与传统的转移技术或原子层沉积方法不同，我们的方法能够通过精确氧化形成具有原子级光滑且连续界面的Bi₂SeO₅-Bi₂O₂Se vdW异质结构，避免了由于缺陷界面引起的电荷捕获和陷阱生成导致的可靠性下降。对2D Bi₂O₂Se-Bi₂SeO₅ FeFET的晶圆尺度制造和全面表征证实了其卓越的均匀性和器件性能：器件间的变化小于5%，开关比超过10⁶，在1伏特工作电压下的最大记忆窗口达到0.9伏特。得益于基于氧化铋（Bi₂O₂）的超薄vdW结构的抗疲劳铁电性和高质量的自然氧化物连续界面，我们的FeFET实现了创纪录的0.8伏特工作电压和20纳秒的写入速度，耐久性超过1.5 × 10¹²次，满足了边缘计算和计算内存架构的严格可靠性要求。

结论

我们建立了一种适用于晶圆尺度且与后端制造工艺兼容的方法，用于合成均匀的超薄vdW铁电氧化物并实现铁电-半导体异质结构的无缝集成。这有效克服了传统铁电集成中的关键限制——如临界厚度限制、界面电荷捕获和大面积均匀性差等问题，使得FeFET具有出色的器件间一致性和高性能。我们预计，这种vdW铁电平台对于解决后摩尔时代计算架构中的可扩展性、可靠性和3D集成性等挑战具有巨大潜力。

在浏览器中打开

晶圆尺度的2D铁电-半导体异质结构和2D FeFET。

（左）晶圆尺度的铁电-半导体异质结构，其中高κ铁电层Bi₂SeO₅与半导体层Bi₂O₂Se集成。（右）示意图展示了2D Bi₂SeO₅-Bi₂O₂Se FeFET，其工作电压低至0.8伏特，耐久性超过1.5 × 10¹²次。

摘要

铁电材料在非易失性存储器和下一代电子产品中具有巨大潜力，但传统的铁电氧化物薄膜通常存在结构不均匀、界面极化以及性能下降的问题，尤其是在缩小到先进技术节点时更为明显。我们展示了超薄范德华（vdW）高介电常数铁电氧化物Bi₂SeO₅的均匀晶圆尺度合成及其与后端制造工艺的兼容集成，该材料在单层厚度下仍保持最佳的矫顽场和稳定的铁电性。这种超薄vdW铁电氧化物与二维半导体形成了原子级均匀的界面，制备出的铁电场效应晶体管（FeFET）阵列具有低工作电压（0.8伏特）、出色的循环耐久性（>1.5 × 10¹²次）、快速写入速度（20纳秒）、高开关比（10⁶）、10年的数据保持能力、极低的能耗（每比特每平方微米2.8飞焦耳）以及小于5%的器件间差异。使用这些FeFET的可重构逻辑内存电路可以在低于1伏特的供电电压下工作。