一种基于FD-SOI技术的紧凑型像素内计算架构，可实现实时特征提取

《IEEE Transactions on Circuits and Systems I: Regular Papers》：An FD-SOI-Based Compact In-Pixel Computing Architecture Enabling Real-Time Feature Extraction

针对边缘设备资源受限问题，提出基于FD-SOI工艺的像素级计算架构，采用PWM输入编码实现高效卷积运算，集成改进的SS ADC降低面积开销。仿真显示22nm FD-SOI工艺下达到990帧/秒的运算速度，能效比16.86 pJ/pixel/frame，手语识别准确率97.48%，较现有方案提升6倍速度和7.3倍面积效率。

　　

摘要：

为了提升资源受限的边缘设备在人工智能（AI）和物联网（IoT）应用中的性能，必须克服因区域资源有限以及传输和处理大量传感器数据时产生的高延迟所带来的挑战。像素内计算有效地解决了这些问题。基于全耗尽绝缘体上硅（FD-SOI）技术的像素器件，通过施加负背栅电压使FD-SOI晶体管的电流对光敏感，其紧凑的结构和原位计算能力展现出巨大潜力。在本文中，我们首次提出了一种基于FD-SOI的芯片级像素内计算架构。该设计采用脉宽调制（PWM）输入编码方案，实现了低延迟的可编程大规模并行卷积运算。此外，所提出的1P1T（1个光敏晶体管+1个晶体管）像素设计与改进的单斜率模数转换器（SS ADC）相结合，显著提高了面积效率。经过22nm FD-SOI工艺的仿真验证，该设计在典型户外光照条件下可实现990帧/秒的帧率，能量效率（FoM）为16.86 pJ/像素/帧。此外，该架构在手势识别任务（包含5697张训练图像和633张验证图像，涵盖六类手势）中的准确率达到97.48%。结果表明，与现有技术相比，我们的方法在像素内卷积速度上提升了6倍，在面积开销上减少了7.3倍。

引言

人工智能（AI）和物联网（IoT）的快速发展推动了在边缘设备上部署智能视觉系统的需求不断增长。然而，许多边缘设备资源受限，面临硬件容量和功耗的严格限制。卷积神经网络（CNN）在图像识别和分类等AI应用中表现出显著优势，但其卷积运算通常计算量大且耗内存多，对资源有限的设备来说是一个挑战。