一种1.19 pJ/b、32 Gb/s波特率的接收器，采用2UI集成式基于模式的CDR（电荷放电检测器）和DFE（差分反馈均衡器）技术，无需数据电平参考

《IEEE Journal of Solid-State Circuits》：A 1.19-pJ/b 32-Gb/s Baud-Rate Receiver Employing 2UI Integrated Pattern-Based CDR and DFE Adaptation Without Data-Level Reference

高速串行链路接收器采用baud-rate CDR和DFE自适应技术，通过2UI积分器实现无需数据级参考的优化设计，节省功耗和芯片面积。在40nm CMOS工艺下，原型机在16dB信道损耗下达到10-12量级BER，能效达1.19pJ/b，面积仅0.026mm2。

　　

摘要：

本文介绍了一种32 Gb/s接收器，该接收器采用了波特率时钟以及数据恢复（CDR）和决策反馈均衡器（DFE）的自适应机制。所提出的接收器使用了一个积分器，用于整合来自数据边缘的两个单位间隔（UI）的模拟前端输出。这种2UI的整合方式使得基于模式的波特率CDR和DFE自适应算法得以实现，而无需依赖数据电平参考（dLev）。因此，该接收器仅使用零交叉采样器，从而节省了功耗和芯片面积。此外，与传统的使用Mueller和Müller相位检测器（MMPD）的波特率CDR相比，所提出的波特率CDR对信道条件的敏感度更低。在40纳米CMOS技术上制造的原型接收器经过三通道测试，证明了CDR和DFE自适应机制的性能。结果表明，在16 dB的信道损耗下，该接收器在32 Gb/s的速率下实现了低于的比特错误率（BER）。由于不需要数据电平参考，该接收器的占板面积为0.026平方毫米，功耗为38.04毫瓦，能效达到1.19皮焦耳/比特。

引言

在高速串行链路中，随着数据速率的提高，接收器所需的采样裕度会减小，这就需要时钟和数据恢复（CDR）电路。除了CDR之外，还需要均衡器电路来补偿降低信号完整性的符号间干扰（ISI）。为了在各种信道条件下实现低比特错误率（BER），接收器通常同时包含CDR和自适应均衡器电路。虽然这些电路能够确保系统的稳定运行，但它们会引入较大的硬件开销，从而导致功耗增加和芯片面积增大。因此，采用先进高效的CDR和自适应技术来实现最佳的性能、功耗和芯片面积至关重要。