界面工程化TiO2中间层提升铪基MFMIS铁电场效应晶体管可靠性研究

《Advanced Electronic Materials》：Interface-Engineered TiO2 Interlayer for Reliable Hafnia-Based MFMIS FeFETs

本文提出了一种基于TiO2界面工程的创新策略，通过引入超薄TiO2中间层作为氧空位（VO）缓冲层，显著抑制了铪基铁电薄膜（HZO）与浮栅（FG）界面缺陷的形成。该设计在金属-铁电-金属-绝缘体-半导体（MFMIS）结构中实现了扩大的记忆窗口（MW）、降低的漏电流和稳定的铁电极化切换，为高性能非易失性存储器和逻辑器件提供了可扩展的CMOS兼容解决方案。

　　

1 引言

铁电材料因其双稳态极化特性被广泛应用于非易失性存储器件，但传统钙钛矿材料（如PZT）存在与CMOS工艺兼容性差的问题。铪基铁电材料（如Hf_xZr_1-xO₂）通过原子层沉积（ALD）可实现纳米级厚度控制，且具备低温晶化特性，但界面氧空位（V_O）导致的电荷捕获、极化钉扎和记忆窗口退化仍是可靠性瓶颈。MFMIS结构通过浮栅（FG）调节铁电层（FE）与介电层（DE）的电容比（C_FE/C_DE），优化电压分配，但仍需界面工程抑制缺陷。本研究提出在FG与HZO间插入0.3 nm TiO₂中间层，作为氧 reservoir 抑制V_O生成。

2 结果与讨论

2.1 MFMIS FeFET的电学特性

通过调节顶栅长度（L_TG）控制FE/DE面积比，发现TiO₂修饰的器件（FeFET_Ti）在L_TG=1–10 μm范围内均表现出比参考器件（FeFET_Ref）更大的记忆窗口（MW）。例如在L_TG=2 μm时，FeFET_Ti的MW达2.37 V，而FeFET_Ref仅为1.2 V。TiO₂层还显著抑制负偏压下的漏电流，减少电荷注入导致的界面陷阱激活。高电压应力测试中，FeFET_Ref的MW在L_TG增大时退化率达55%，而FeFET_Ti几乎无衰减。

2.2 结晶特性分析

掠入射X射线衍射（GIXRD）和透射电镜（TEM）显示，TiO₂的引入未改变HZO的正交晶相比例，表明性能提升源于界面缺陷调控而非相结构改变。

2.3 氧空位调控机制

深度剖面XPS分析表明，FeFET_Ti在HZO/FG界面的V_O浓度降低27.6%（从13.15%降至9.52%）。电子能量损失谱（EELS）中O K-edge的p₁/p₂峰比值升高，进一步证实TiO₂作为氧 reservoir 补偿了HZO沉积过程中的氧缺失。

2.4 低频噪声特性

对MFM区域的低频噪声（LFN）测试发现，FeFET_Ti的归一化电流噪声功率谱密度（S_I/I_T²）显著降低，尤其在100 Hz频点处，表明TiO₂层有效抑制了陷阱辅助隧穿导致的势垒波动。

3 结论

TiO₂界面工程通过抑制V_O生成，缓解了极化钉扎和电荷捕获，使MFMIS FeFETs在直流/交流操作下均保持稳定记忆窗口。该策略为铪基铁电器件的可靠性提升提供了可扩展的CMOS兼容路径。

4 实验方法

器件基于绝缘体上硅（SOI）衬底制备，HZO和TiO₂层通过ALD沉积，后金属化退火（PMA）条件为650°C、30 s。电学测试采用B1500A参数分析仪，材料表征结合GIXRD、XPS、EELS及TEM分析。