面向下一代存储器的同形相界双层HZO电容器实现低电压高介电性能

《Advanced Science》：Low-Voltage and High-k Properties of Bilayer HZO Capacitors at the Morphotropic Phase Boundary for Next-Generation Memory Applications

本文报道了通过电场处理在Hf0.5Zr0.5O2（HZO）双层电容器中稳定同形相界（MPB）并显著提升介电性能的创新策略。研究发现组分不对称的双层结构经过退火和电场循环处理后，可诱导正交相（o-）和四方相（t-）之间的不可逆相变，实现最大介电常数达52（2V工作电压），同时展现出自优化特性和优异的耐久性，为先进DRAM和非易失性存储器提供了低功耗解决方案。

　　

1 引言

动态随机存取存储器（DRAM）技术通过不断缩小单元尺寸来实现高集成密度，但电容面积的限制使得维持足够电容值成为挑战。高κ介电材料如SrTiO₃和BaSrTiO₃虽具高介电常数（κ≥100），但其窄带隙（～3.2–3.3 eV）导致漏电流问题。相比之下，铪锆氧化物（Hf_xZr_1?xO₂, HZO）因宽带隙（～5.5 eV）和优异的CMOS兼容性成为理想候选材料。特别是在同形相界（MPB）附近，正交相（o-）和四方相（t-）共存可最大化介电常数并降低等效氧化层厚度（EOT）。本研究通过设计铁电（FE）/反铁电（AFE）双层HZO结构，系统研究其相组成、介电响应和电学特性，旨在实现超薄EOT、低漏电流和高介电常数的协同优化。

2 结果与讨论

2.1 厚度比对介电和极化行为的影响

FE/AFE双层电容器采用不同Hf:Zr比例设计，底部为铁电性Hf_0.5Zr_0.5O₂，顶部为反铁电主导的Hf_0.25Zr_0.75O₂、Hf_0.13Zr_0.87O₂和ZrO₂。8/0和6.4/1.6双层结构呈现典型的蝶形κ-V曲线，表明正交相极化切换。当AFE层厚度增加至4.8/3.2和3.2/4.8时，介电响应增强且κ-V曲线出现收缩特征，反映MPB区域的o-t相共存。而1.6/6.4和0/8结构则显示双峰特性，源于ZrO₂的场诱导反铁电相变。极化-电压（P-V）测试进一步证实：FE主导结构具有高剩余极化，MPB双层显示降低的矫顽场和倾斜回线，AFE主导结构则无剩余极化。介电常数在Hf:Zr≈3:7时达到峰值，表明介电响应主要由组分调控。

2.2 MPB附近的相组成与介电增强

偏压依赖的介电行为分析显示，FE主导结构（8/0、6.4/1.6）的介电常数在初始上升后单调下降，MPB双层（4.8/3.2、3.2/4.8）在低电压下介电常数显著增加，而AFE主导器件（1.6/6.4、0/8）随偏压升高持续增强。详细C-V特性表明，6.4/1.6器件与FE单层类似但电容略高，MPB双层在2V时呈现合并的κ-V峰值，反映o-t相共存特征。GI-XRD分析证实，3.2/4.8 MPB双层中单斜相（m-）比例低于8%，归因于FE/AFE界面处o-t相的竞争成核。这种结构稳定化是低电压高介电响应的物理基础。

2.3 MPB双层电容器的电压依赖切换

在1.6V偏压下，极化切换呈现高度不对称性，负向分支显示明显切换响应。当电压升至2.0V时，负向分支接近完全极化反转，2V处出现新电流峰，表明正交相激活。3.0V时获得对称P-V回线，反映FE层和AFE层的协同域切换。STEM分析显示双层具有均匀结晶性而非明确相边界，EDS元素映射证实Hf/Zr组分梯度分布。低电压下仅FE底层参与切换，高电压下AFE顶层被激活，这种场依赖的不对称性源于组分梯度导致的切换阈值差异。

2.4 耐久特性与电容唤醒效应

FE主导结构（8/0、6.4/1.6）在循环初期介电常数高但随循环逐渐疲劳，AFE主导结构（1.6/6.4、0/8）即使经过10⁹次循环仍保持电容稳定但双峰对称性退化。MPB双层（3.2/4.8）在循环中呈现电容增强的自优化行为，归因于电场驱动下四方相向正交相的转变。过量正交相积累（如4.8/3.2结构）会导致疲劳，而较高Zr含量通过稳定四方相抑制失效。这种互补组分为相重组提供了能量有利界面，实现性能提升与耐久性的平衡。

2.5 场循环下的相变与晶格膨胀

3V以上强电场触发向正交相的转变，适度电场（约2V）主导t→o转换。循环过程中，双层展现出自我恢复能力：2V偏压可重建正交相并恢复电容。Landau自由能计算表明，循环初期能垒平坦对应多稳态共存，随循环进行正交相双势阱逐渐深化。XRD证实循环后衍射峰向低角度移动，反映晶面间距扩张和t→o相变同步发生。这种晶格膨胀降低离子位移恢复力，增强局域极化率，解释介电常数持续提升的机制。

3 结论

本研究通过FE/AFE双层HZO工程实现MPB稳定化，在2V低工作电压下获得～52的高介电常数。组分不对称性抑制单斜相形成，电场循环诱导t→o相变和晶格膨胀，产生电容自优化效应。该策略为低功耗DRAM、FeTFT和逻辑器件提供可行路径。

4 实验方法

器件在重掺杂p型硅衬底上制备，底部电极为55nm钨，HZO薄膜通过原子层沉积（ALD）在250°C下沉积至总厚度8nm。通过调节Hf:Zr前驱体循环比控制铁电/反铁电行为，顶部电极通过光刻和剥离工艺定义。沉积后采用600°C快速热退火进行结晶，电学测试使用Radiant铁电测试仪和Keithley 4200分析仪完成。