一种基于17.6 GHz CMOS宽斜率范围级联PLL的FMCW发生器，其啁啾斜率为156 MHz/μs，带宽为2 GHz

《Microelectronics Journal》：A 17.6-GHz CMOS wide-ramping-range cascaded-PLL-based FMCW generator with 156-MHz/μs chirp slope and 2-GHz bandwidth

提出了一种基于门级电荷变化检测的无电容LDO，采用双瞬态增强技术抑制过冲欠冲，集成高PSR架构和过流保护结构，55nm CMOS仿真显示负载突变320mA时输出电压波动分别为21.73mV和17.91mV，PSR达-121.42dB@DC至-16.54dB@10MHz。

　　

陈志志|王倩|李曦|宋三念|陈厚鹏|陈晓刚|宋志堂

中国科学院上海微系统与信息技术研究所集成电路材料国家重点实验室，中国上海长宁路865号，200050

摘要

本文提出了一种无需电容即可检测栅极电荷变化的LDO（低压差稳压器）。该设计采用了双重瞬态增强技术，包括两种过冲和欠冲抑制结构，用于检测LDO输出电压的变化，并将其转换为电流，从而间接调节功率晶体管的栅极电荷以控制负载电流。同时，该LDO还具备高电源抑制比（PSR）和折返过流保护功能。所提出的LDO采用Semiconductor Manufacturing International Corporation（SMIC）的55纳米CMOS工艺制造。仿真结果表明：当负载电流在100纳秒的边缘时间内变化320毫安时，Vout的欠冲和过冲分别为约21.73毫伏和17.91毫伏；轻负载时的PSR为-121.42分贝（dB）@直流（DC），1兆赫（MHz）时为-37.28分贝，10兆赫时为-17.9分贝；重负载时的PSR为-121.38分贝（DC），1兆赫时为-35.64分贝，10兆赫时为-16.54分贝。

章节摘录

引言

低压差稳压器（LDO）是一种能够提供精确且稳定输出电压（Vout）的电路。它在负载变化较大的情况下仍能保持优异的性能，例如低噪声和低输出纹波[1]。LDO广泛应用于智能手机、笔记本电脑和便携式设备等电子产品的电源管理中[2]，[3]，[4]，[5]，作为片上系统（SoC）各个模块之间的桥梁[6]，[7]，[8]，[9]，[10]，提供高性能的电源支持。

传统LDO的结构与工作原理

传统LDO由运算放大器（OPAMP）A₁、PMOS晶体管PM₁、电阻R₁和R₂以及电容C_L组成，如图1所示[22]，[23]，[24]，[25]，[26]。

根据运算放大器的特性，正负输入端电压相等，且与工艺参数无关的参考电压V_ref连接到A₁的负端，从而使得V_ref=V_fb。通过由R₁和R₂组成的反馈网络分压，实现电压调节。

所提出LDO的结构与工作原理

为弥补传统LDO的瞬态响应不足，本文提出了一种新的结构，该结构能够检测栅极电荷的变化。如图2所示，所提出LDO的核心部分包括运算放大器A₁、功率晶体管PM₄和PM₈，以及反馈电阻R₄和R₅。通过采用两种改进的过冲和欠冲抑制结构以及折返过流保护机制，显著提升了LDO的瞬态响应性能和电源抑制比（PSR）。

实验结果

LDO的输出电压（V_out可通过反馈系数β进行调节，而最大输出电流（I_out）主要由功率晶体管的尺寸决定。本文提出的高性能LDO无需外部电容，采用SMIC 55纳米CMOS工艺制造，输出电压为2.5伏，最大输出电流为320毫安，采用了3.3伏的CMOS器件。所提出LDO的设计参数详见表1。

为了满足读写电流的要求...

结论

本文设计并仿真了一种基于栅极电荷变化检测的高性能LDO，采用SMIC 55纳米CMOS工艺实现。仿真结果表明：当输出电流I_out变化320毫安时，V_out的波动仅为约21.73毫伏和17.91毫伏，有效抑制了过冲和欠冲现象。此外，该LDO还具备折返过流保护功能，在轻负载和重负载条件下均表现出优异的电源抑制比（PSR）。

利益冲突声明

作者声明：他们没有已知的可能会影响本文研究工作的财务利益或个人关系。