揭示纳米片场效应晶体管（Nanosheet FET）中的输出电导动态：低温处理会有影响吗？

通道长度调制（CLM）和漏致势垒降低（DIBL）导致输出导纳gds变化，其在极低温下因不完全电离和势垒效应显著增强。通过TCAD模型分析4K至300K范围内NSFET的gds特性，发现CLM与温度相关，且4K时gmax/gds最大值达1.2×101? S/V。

　　

Malvika|Prabhat Singh|Navjeet Bagga|Mohd. Shakir|Ankit Dixit|Naveen Kumar|Vihar Georgiev|S. Dasgupta

印度罗尔基理工学院（Indian Institute of Technology Roorkee, India）

摘要

沟道长度调制（Channel Length Modulation, CLM）和漏极诱导的势垒降低（Drain-Induced Barrier Lowering, DIBL）是众所周知的短沟道效应，它们会导致有限的输出电导（g_ds）。在简化的分析中，g_ds主要受漏极电压（V_DS）控制，并且可以通过I_DS–V_DS特性在饱和区域的斜率来近似表示。然而，在低温环境下，g_ds的控制机制是否仍然相同呢？为了回答这个问题，我们使用经过良好校准的TCAD模型对低温纳米片场效应晶体管（Cryogenic Nanosheet FET, NSFET）进行了深入研究。研究结果表明，在低温条件下，离子化不完全会导致漏极侧的耗尽区进一步扩展。这显著增加了g_ds（即IDS-VDS特性的斜率），与室温（RT）相比有明显差异。因此，在低温FET中，CLM成为温度的函数。此外，我们提取了纳米片FET在不同温度下的CLM参数（λ）、开启电压（V_A）和固有增益（g_max/g_ds），并发现g_max/g_ds在4?K时达到最大值。

引言

随着量子处理器向更大的量子比特数发展，对能够在深低温（Cryogenic Temperature, CT）下可靠运行的经典控制硬件的需求变得越来越迫切[1], [2], [3], [4], [5]。因此，彻底研究CMOS在低温下的行为对于实现技术成熟度、可扩展性以及与现有半导体制造生态系统的无缝兼容性至关重要。此外，为了实现先进的技术节点，半导体行业广泛采用了非平面器件架构，以获得更强的栅极静电控制、减少短沟道效应，并提高单位面积的器件紧凑性和驱动能力。因此，对于亚5纳米技术节点，垂直堆叠的纳米片场效应晶体管（NSFET）已成为一种领先的器件架构，并正在被广泛研究，以评估和确立其作为传统平面CMOS技术的替代品的潜力[6], [7], [8]。当器件在低温下运行时，其基本物理特性和电气特性会与室温下的行为有显著差异。这些变化主要体现在阈值电压（V_th）、载流子迁移率、导通电流（I_ON）、亚阈值斜率和关断电流（I_OFF等关键参数上，这主要是由于声子散射减少、掺杂离子化不完全以及载流子冻结动力学改变所致[9], [10], [11]。虽然平面技术中的低温CMOS行为已经得到了研究，但对纳米片FET在深低温条件下的工作原理仍缺乏全面理解。因此，需要进一步研究这些低温下的异常行为。在这项工作中，我们详细研究了NSFET在低温下的输出电导（g_ds的差异行为。通常情况下，沟道长度调制（CLM）和漏极诱导的势垒降低（DIBL）会导致非零的输出电导（g_ds）[12], [13]，这取决于施加的漏源电压（V_DS）。然而，在低温条件下，由于离子化不完全，耗尽区在沟道-漏极结附近的扩展也依赖于温度。因此，CLM现象不仅依赖于V_DS，还依赖于温度。此外，低温还会改变源极-沟道结的势垒，从而使DIBL也成为温度的函数，尽管带隙变宽也在低温条件下起作用。因此，对这些温度依赖的异常现象进行彻底研究至关重要。本文的结构如下：第二节详细介绍了器件结构设置和TCAD模拟；第三节展示了结果和讨论；第四节给出了结论。

章节摘录

器件结构和TCAD模拟框架

图1(a-b)展示了基线纳米片FET的三维（3D）示意图和横截面视图。在源极/漏极（S/D）扩展区域使用了高斯掺杂剖面，以模拟实际情况，而S/D区域和沟道区域则均匀掺杂。这样可以减少S/D-沟道结处电场的突然变化。我们在之前的出版物[6], [14]中已经对室温下的NSFET的电气特性进行了详细研究。

结果与讨论

在这项工作中，我们研究了垂直堆叠的NSFET的电气特性，重点关注了其在低温下的输出电导异常现象。为了进行适当的基准测试，温度范围从300?K变化到4?K。图3(a)显示了在V_GS?=?V_DS?=?0.7?V时NSFET的能带图（沿图1b中提到的AA’切割线）。显然，由于带隙变宽和低温下的离子化不完全，4?K时的源极-沟道结势垒比室温时更高。

结论

在本文中，我们使用经过良好校准的TCAD模型研究了堆叠纳米片FET的温度依赖性输出电导行为。分析范围涵盖了从室温到低温（即300?K到4?K）的宽温度范围。本研究旨在探讨低温对器件在饱和区域工作时输出电导的影响。根据传统定义，沟道长度调制（CLM）和

未引用的参考文献

[24], [25]。

CRediT作者贡献声明

Malvika： 文章撰写 – 原始草稿、方法论、数据整理、概念化。 Prabhat Singh： 文章撰写 – 审稿与编辑、可视化、监督、项目管理、研究。 Navjeet Bagga： 文章撰写 – 审稿与编辑、可视化、验证、研究。 Mohd. Shakir： 文章撰写 – 审稿与编辑、可视化、验证、研究。 Ankit Dixit： 方法论、研究、正式分析。 Naveen Kumar： 方法论、正式分析。 Vihar Georgiev： 验证、研究。 S. Dasgupta： 文章撰写 – 审稿与编辑、监督、正式分析。

利益冲突声明

作者声明他们没有已知的财务利益或个人关系可能影响本文所述的工作。

致谢

非常感谢该项目（CRG/2023/007390）提供的支持。