编辑推荐：
10T2R nvSRAM通过集成隔离晶体管抑制RRAM可靠性问题，电压应力低于1mV，静态噪声边际与6T SRAM相当，支持上电恢复且功耗低。
权素妍（So-Yeon Kwon）| 高元善（Woon-San Ko）| 田俊浩（Jun-Ho Byun）| 李多妍（Do-Yeon Lee）| 朴素英（So-Yeong Park）| 洪惠利（Hye-Ri Hong）| 李佳媛（Ga-Won Lee）
韩国中部国立大学（Chungnam National University）
摘要
本研究提出了一种高度可靠的10T2R非易失性静态随机存取存储器（nvSRAM）单元。以往的nvSRAM结构由于电阻式随机存取存储器（RRAM）中的应力诱导数据节点问题而存在可靠性问题。为了解决这一挑战，所提出的10T2R nvSRAM设计集成了两个晶体管，这两个晶体管有效隔离了RRAM的两端，同时起到电压阻断器和电流控制器的作用。SPICE仿真结果显示，在读写操作过程中施加在RRAM上的电压应力小于1 mV。就静态噪声裕度（SNM）而言，10T2R在每次操作中的SNM值与6T SRAM相当。此外，该结构在通电后能够成功执行恢复操作（RESTORE），并且功耗较低。这凸显了所提出的10T2R单元在推动非易失性存储器技术发展方面的潜力。
引言
对于依赖电池供电的应用（如移动设备和物联网系统）而言，快速操作和低功耗的存储器至关重要。尽管传统的6T静态随机存取存储器（SRAM）速度较快，但由于断电后数据会丢失，因此需要大量电力来保持数据。为了解决这个问题，已经提出了诸如动态电压调节（DVS）等低功耗解决方案[1]、[2]、[3]。然而，由于稳定性问题，通过降低供电电压来减少功耗仍然具有挑战性。另一方面，像闪存这样的非易失性存储器相比6T SRAM具有较慢的读写速度，因此不适合作为独立的存储解决方案。基于电阻式随机存取存储器（RRAM）的非易失性SRAM（nvSRAM）因其高速和低功耗的优势而成为一种有前景的替代方案[4]、[5]、[6]、[7]。特别是RRAM具有简单的金属-绝缘体-金属（M-I-M）结构，这使得其更容易进行规模化和制造[8]、[9]、[10]、[11]。此外，与互补金属氧化物半导体（CMOS）技术中的后端工艺（BEOL）[12]、[13]、[14]的兼容性也使其成为集成先进存储器的有利选择。
RRAM通常表现出双极行为，这种行为取决于施加在顶部电极（TE）和底部电极（BE）之间的电场的极性。这种极性和大小决定了氧化物层中氧离子的移动方向，从而决定了低电阻状态（LRS）和高电阻状态（HRS）。然而，这种简单操作机制带来的另一个问题是，不必要的应力会降低RRAM的可靠性。具体来说，恒定电压应力会影响氧化物层中氧空位的生成，从而导致HRS状态的失效[15]、[16]。此外，电流和电子能量会破坏氧化物层中的氧键，这也增加了氧空位的生成，进一步降低了HRS的可靠性[17]。这些问题非常重要，因为它们影响了nvSRAM单元中RRAM的稳定性和可靠性。
本研究提出了10T2R单元以克服这些挑战，即通过位于两端的两個晶体管有效隔离RRAM组件。这两个晶体管分别充当电压阻断器和电流控制器，从而在操作过程中减少对RRAM的应力。仿真是在LTspice环境中使用PTM 65 nm参数模型进行的。此外，所提出的10T2R单元在通电后能够成功执行恢复操作，这显示了其在推动非易失性存储器技术发展方面的潜力。这种结构通过这些隔离晶体管增强了可靠性，克服了nvSRAM单元的局限性。
章节摘录
10T2R nvSRAM单元的工作原理
本节解释了所提出的10T2R nvSRAM单元的工作原理。传统的6T SRAM具有2个访问晶体管用于数据访问，以及1个锁存器用于保持数据为1或0，如图1(a)所示。而所提出的10T2R单元设计包含了RRAM（R1和R2），它们是非易失性存储器，如图1(b)所示。每个RRAM通过晶体管M7和M8（以及M9和M10）与位线（BL和BLB）及数据节点（Q和QB）隔离，这些晶体管的操作依赖于来自
10T2R nvSRAM单元的仿真
为了验证nvSRAM单元的可靠性能，描述RRAM的电学行为非常重要。本节基于RRAM SPICE模型[18]解释了改进后的RRAM模型的电学特性。此外，还模拟了10T2R nvSRAM每次操作的结果，并与其他nvSRAM结构进行了比较。
结论
本研究提出了一种10T2R nvSRAM单元，旨在解决与RRAM相关的可靠性问题。该设计的关键在于集成了两个晶体管，用于隔离RRAM的两端。这些隔离晶体管有效地起到了电压阻断器的作用，防止了在持续电压应力下的性能下降。通过SPICE仿真，所提出的10T2R nvSRAM单元显示出较低的电压应力，并且其SNM值与6T SRAM相当。此外，该单元还具有更优的功耗性能
作者贡献声明
权素妍（So-Yeon Kwon）：撰写初稿、可视化、验证、方法论研究、概念构思。高元善（Woon-San Ko）：资源获取、研究、概念构思。田俊浩（Jun-Ho Byun）：方法论研究、概念构思。李多妍（Do-Yeon Lee）：方法论研究。朴素英（So-Yeong Park）：方法论研究、数据整理。洪惠利（Hye-Ri Hong）：方法论研究、研究。李佳媛（Ga-Won Lee）：撰写审查与编辑、验证、监督、资源管理、项目协调、资金筹措。
利益冲突声明
作者声明他们没有已知的财务利益冲突或个人关系可能影响本文所述的工作。
致谢
本项工作得到了韩国国家研究基金会（NRF）基础科学研究计划（BK21 Plus项目）的支持，该计划由教育部资助（项目编号：2019-1357-05）。EDA工具得到了韩国集成电路设计教育中心（IDEC）的支持。
