《SCIENCE ADVANCES》：Nanogate ferroelectric transistors with ultralow operation voltage of 0.6 V
编辑推荐：
本研究针对非挥发性存储器（如FeFETs）工作电压过高（>1.5V）与先进逻辑核心电压（0.7V）不匹配的关键瓶颈，提出并验证了一种利用金属性单壁碳纳米管（m-SWCNT）作为1纳米栅极的MoS2铁电场效应晶体管。该“纳米栅”结构通过电场聚焦效应与增强的铁电-金属氧化物半导体（Fe-to-MOS）电容耦合，成功将工作电压降至0.6V，突破了铁电矫顽电压的限制，并实现了高达2×106的开关比与1.6纳秒的编程速度。这项研究展示了铁电器件在亚1纳米节点技术中实现卓越缩放、性能与能效的巨大潜力。
在当今计算技术飞速发展的时代，集成电路已经成功迈入亚3纳米节点，最先进的硅逻辑晶体管能够在0.7V的低电源电压下运行，延迟短至1皮秒。然而，作为冯·诺依曼计算架构中至关重要的组成部分，非挥发性存储器技术的发展在过去几十年里却远远落后于逻辑部分。目前主流的商用闪存（Flash memory）受限于与逻辑不兼容的高达5V以上的工作电压以及毫秒级的写入延迟，这成为了构建高效能计算系统，特别是人工智能芯片的一大障碍。
铁电场效应晶体管（Ferroelectric field-effect transistors， FeFETs）作为一种前景广阔的非挥发性存储器，以其非破坏性读取、纳秒级超快写入速度、电场驱动的低功耗以及易于访问存储块的三端栅控结构等优点而备受瞩目。尽管已有研究成功将FeFET与22纳米平面全耗尽绝缘体上硅互补金属氧化物半导体（CMOS）平台集成，证明了其与先进半导体工艺的兼容性，但所有已报道的FeFETs都面临着一个共同的挑战：其工作电压被限制在1.5V以上。这个数值虽然低于闪存的工作电压，却仍远高于先进逻辑集成电路的0.7V供电电压。这种电压不匹配意味着，在逻辑核心与FeFET存储单元之间必须引入额外的电荷泵电路，这不仅牺牲了集成密度，还因大规模数据传输引入了高延迟，严重阻碍了铁电技术在高效存内计算和人工神经网络中的应用。面向未来的亚1纳米节点技术，铁电电子学面临的一个严峻挑战是如何将FeFETs的工作电压降低到与逻辑IC电源电平（0.7V）相匹配的程度。
那么，如何才能打破这个电压壁垒呢？这篇发表在《SCIENCE ADVANCES》上的研究给出了一个令人振奋的答案：将栅极缩小到纳米尺度，利用“纳米栅”的电场聚焦效应。研究团队从真空电子器件的设计中获得灵感，在这些器件中，碳纳米管（CNTs）和纳米线等纳米尖端被广泛用作场发射阴极来聚焦电场。基于此，他们将这种纳米尖端场增强机制引入到FeFETs中。
为了验证这一想法，研究人员构建了一种具有金属-铁电-金属-绝缘体-半导体（MFMIS）结构的独特器件。其核心创新在于使用直径仅为1纳米的金属性单壁碳纳米管（metallic single-walled carbon nanotube， m-SWCNT）作为栅极，就像一个极其尖锐的纳米探针。其他层包括二维铁电材料CuInP2S6（CIPS）作为铁电层、多层石墨烯（Gr）作为浮栅、六方氮化硼（h-BN）作为介电层，以及二硫化钼（MoS2）作为半导体沟道。通过这种精密的范德华异质结构堆叠，他们成功制备出了栅长仅为1纳米的MoS2FeFETs。
主要技术方法包括：利用化学气相沉积生长并转移排列的单壁碳纳米管作为纳米栅电极；通过机械剥离和干法转移技术逐层堆叠CIPS、石墨烯、h-BN和MoS2>，构建MFMIS范德华异质结；使用透射电子显微镜（TEM）和扫描电子显微镜（SEM）进行器件结构表征；借助Technology Computer-Aided Design（TCAD）软件进行器件电学特性的理论模拟；利用参数分析仪和脉冲发生器进行电学性能测试，包括直流传输特性、脉冲编程以及耐久性和保持力测试。
研究结果部分如下：
纳米栅与普通栅MoS2FeFETs的理论模拟
TCAD模拟对比了1纳米栅与普通栅FeFETs的性能。当施加-0.6V栅压时，1纳米栅FeFET在CIPS层中纳米栅周围产生了强且高度局域化的电场，最大电场达到2.7×106V/cm，超过了CIPS的矫顽场（5×105V/cm），从而能够翻转铁电极化。相比之下，普通栅FeFET仅产生弱且均匀的电场（~1×105V/cm）。模拟还显示，1纳米栅FeFET的转移特性曲线呈现出典型的逆时针磁滞回线和大的存储窗口（Memory Window， MW），而普通栅FeFET在±0.6V栅压扫描下没有存储窗口。这表明纳米栅电场增强机制能有效提高能效，将工作电压降至0.6V的极低值。
纳米栅MoS2FeFET的超低工作电压与电场增强效应
实验制备的器件表征证实了其垂直堆叠的MFMIS结构。电学测量显示，典型的纳米栅MoS2FeFET在栅压（VGS）来回扫描至±0.6V或更高时，其传导曲线展现出明显的逆时针存储窗口，电流开关比达到近四个数量级，存储窗口大于0.75V。这表明该器件可在0.6V的超低电压下工作。分析指出，电压降低得益于两个底层因素的共同作用：1）栅长缩放改善了铁电电容（CFe）与金属氧化物半导体电容（CMOS）的耦合效率与分压比；2）1纳米纳米栅产生的电场增强效应必须被考虑，它使CIPS中的实际电场得到进一步放大。通过铁电隧道结（FTJ）实验对比证实，纳米尖端FTJ的开关电压比普通FTJ低2.6倍。热力学吉布斯自由能分析也证明，考虑纳米栅诱导的电场增强后，0.6V的栅压足以提供克服极化翻转能量势垒的能量。
突破标称矫顽电压的超低工作电压
系统研究显示，所有纳米栅FeFETs的工作电压均低于CIPS的标称矫顽电压（即矫顽场乘以厚度），而其他已报道的FeFETs的工作电压至少是矫顽电压的两倍。本工作的电压效率（η，定义为标称矫顽电压与栅压之比）高达125%，是所有已报道FeFETs中最高的，突破了普通FeFET的100%上限。这得益于强Fe-to-MOS电容耦合与纳米栅电场聚焦效应的结合。此外，器件在0.6V工作电压下表现出良好的保持特性（104秒后开关比高于1×103）和耐久特性（104次编程/擦除循环后开关比高于3×103）。
纳米栅MoS2FeFET的超快速度及与先进FeFETs的基准比较
1纳米纳米栅MoS2FeFETs能以高达1.6纳秒的超快速度运行。基准比较表明，该工作是迄今为止唯一栅长低于10纳米的铁电器件，并且拥有0.6V的最低工作电压，首次将非挥性FET存储器的工作电压降至低于商用先进CMOS逻辑电压（0.7V）的水平。其写入/擦除速度达1.6纳秒（3V脉冲），比已发表的其他二维CIPS基FeFETs快三个数量级，可与最好的HfO2基FeFETs相媲美。其开关能量低至0.45 fJ/μm，比性能最好的已报道FeFETs低一个数量级。开关比和存储窗口等性能可通过调节CIPS厚度进行优化，例如，14纳米CIPS层器件在0.6V下可实现近104的开关比和0.75V的存储窗口，而70纳米CIPS层器件在2V电压下可实现2×106的开关比和2.8V的存储窗口。
结论与讨论部分，本研究成功展示了一种物理栅长为1纳米、工作电压低至0.6V（与逻辑电压兼容）的纳米栅MoS2FeFET。其关键进展在于利用了纳米尖端电场聚焦和强Fe-to-MOS电容耦合。这种增强将电压效率提升至125%，并将工作电压显著降低至铁电材料标称矫顽电压以下。纳米栅场增强效应具有普适性，可扩展至其他主流铁电材料，如铪锆氧化物（Hafnium Zirconium Oxide， HZO）或钙钛矿材料。更重要的是，与面临亚10纳米栅长缩放挑战的传统逻辑晶体管不同，这项工作为FeFETs确立了一个缩放原则：越小越好。纳米栅FeFETs利用电场空间聚焦，实现了超低电压下高能效的非挥发性存储操作，并且对短沟道效应具有免疫力。这项研究揭示了铁电电子学在未来埃米级节点技术中实现卓越缩放、性能和能效的巨大潜力，为构建下一代高能效计算芯片奠定了坚实的基础。
