垂直InGaAs/GaAsSb异质结面隧穿场效应晶体管（FET）在高导通状态电流性能方面的展示

《Journal of Alloys and Compounds》：Demonstration of High On-state Current Performance in Vertical InGaAs/GaAsSb Heterojunction Face Tunnel FETs

垂直InGaAs/GaAsSb面隧穿TFETs通过异质结能带工程实现高on-state电流62.0 μA/μm，为低功耗逻辑器件提供新方案

　　

Jiawei Li|Hongliang Lu|Yi Zhu|Silu Yan|Yuming Zhang

中国西安电子科技大学微电子学院宽禁带半导体器件与集成技术国家重点实验室，710071

摘要

在本文中，我们展示了垂直结构的InGaAs/GaAsSb异质结面隧穿场效应晶体管（TFETs）。与金属-氧化物-半导体场效应晶体管（MOSFETs）不同，TFETs依赖于量子力学隧穿机制而非热电子发射。III-V族异质结的灵活带隙工程有助于实现高效率的带间隧穿（BTBT）。基于III-V族材料的异质结TFETs在低功耗应用中展现出巨大潜力。通过使用具有错位带结构的InGaAs/GaAsSb材料，并采用自上而下的制备方法，我们系统地制备了InGaAs/GaAsSb面TFETs并分析了相关数据。通过设计异质结的能带结构并调节垂直于隧穿结的电场，该器件在V_DS=1 V时表现出优异的导通特性，其I_on达到62.0 μA/μm。这些器件的优异性能预示着InGaAs/GaAsSb面TFETs在未来的逻辑技术中的广泛应用前景。

引言

低功耗晶体管对于发展节能电子器件至关重要[1]。为了降低功耗，需要将MOSFETs的 operating voltage 降至接近阈值电压。然而，尽管功耗有所下降，但过驱动电压的降低会导致导通电流（I_on）减小并增加延迟。较低的阈值电压还会增加关断电流（I_off[2]。作为具有陡峭斜率特性的器件，TFETs在低功耗应用中受到了广泛关注[3],[4]。通过利用BTBT机制，TFETs可以在亚阈值摆幅（SS）低于60 mV/dec的情况下工作，这超出了MOSFETs的物理限制，从而显著降低了静态功耗和供电电压[5]。但由于BTBT的效率较低，TFETs的I_on值较低，限制了其在逻辑电路中的应用[6],[7],[8]。在不同的材料体系中，III-V族半导体由于其直接的带隙结构、较低的有效质量以及灵活的带隙工程能力，在实现较高I_on方面具有显著优势，这支持了在源-沟道结处进行精细的异质结构设计[7],[9],[10],[11]。通过选择不同的III-V族半导体来形成异质结，可以产生能带偏移，从而减少隧穿距离并提高器件的I_on值。

TFETs中的隧穿类型可分为线隧穿和面隧穿（某些研究将其分别称为点隧穿和线隧穿）。图1展示了这两种类型的示意图。在线隧穿中，栅极电场垂直于隧穿方向，隧穿仅发生在隧穿结的表面；平面[12],[13],[14],[15]和纳米线[3],[4],[5],[7] TFETs均属于这一类型。相比之下，在面隧穿中，栅极电场平行于隧穿方向，并均匀分布在隧穿结的界面处，从而能够有效控制整个隧穿过程。利用这种机制的TFET结构包括口袋型[16],[17]、2D/2D[18],[19],[20]以及2D/3D结构[21],[22]。无论是类似台面的[23]和平面[13],[15]结构，还是目前流行的纳米线[3],[4],[5],[7],[11]结构，都是基于线隧穿机制的，这些结构未能充分发挥III-V族TFETs的高导通电流潜力。此外，纳米线结构制备过程复杂，且与Si CMOS技术不兼容。因此，我们提出了一种基于垂直隧穿结的III-V族面隧穿TFET，这种结构有利于异质结构的外延生长。通过精心选择合适的III-V族材料来调控能带对齐，我们最终实现了较高的I_on值。

在本研究中，通过精心设计异质结的能带对齐，我们制备出了具有垂直隧穿结的InGaAs/GaAsSb面TFETs，并采用自上而下的制备方法确保了异质结的高质量。我们的器件在V_DS=0.5 V时表现出32.0 μA/μm的I_on值，显示出显著的性能提升。

设备结构

TFETs的结构与MOSFETs类似，包含两个掺杂区域和一个栅极通道。TFETs具有不对称的p-i-n结构，源极和漏极的掺杂类型相反，如图2(a)所示。对于n型TFET，源极为p型掺杂，而漏极为n型掺杂。TFETs的载流子注入机制与MOSFETs不同，它利用BTBT机制产生隧穿电流。在没有栅极电压的情况下，

制备过程

图3(a)展示了通过分子束外延（MBE）在InP衬底上生长的初始异质结构的示意图。图中右侧标注了各层的厚度。源区由浓度为1×10¹⁹cm^?3的p型GaAsSb构成。漏区包括一层300 nm的本征InGaAs和一层5×10¹⁸cm^?3的n型InGaAs。通道层为15 nm的本征InGaAs。GaAsSb覆盖层用于保护漏极

结果与讨论

晶体管在常见的源极配置下进行了测试，其中顶部电极接地。首先测量了多个InGaAs/GaAsSb隧穿二极管，如图5(a)所示。值得注意的是，在正向偏压下观察到了明显的负微分电阻（NDR），证实了这些器件的隧穿特性[5],[11]。图5(b)展示了器件的传输特性。在负栅压下，I_off略有增加，表明了器件的双极性特性。

结论

我们展示了具有优异导通特性的InGaAs/GaAsSb面TFETs。通过分析III-V族半导体的能带结构，我们选择了具有错位带结构的InGaAs/GaAsSb异质结并制备了相应的面TFETs。在V_DS=1 V时，我们实现了62.0 μA/μm的高I_on值和52 μS/μm的最大跨导。这些结果表明，InGaAs/GaAsSb面TFETs是未来低功耗逻辑应用的有希望的候选材料。

作者贡献声明

Yuming Zhang：资源获取与资金支持。Silu Yan：监督工作。Yi Zhu：软件开发、方法论设计、实验研究及概念构思。Hongliang Lu：撰写论文、审稿与编辑、监督工作、资源协调及项目管理工作。Jiawei Li：论文初稿撰写、数据分析与整理。

利益冲突声明

作者声明以下可能的利益冲突：Hongliang Lu表示获得了国家自然科学基金（项目编号62374120）的财务支持。如果还有其他作者，他们声明没有已知的可能影响本文研究的财务利益或个人关系。

致谢

本研究部分得到了国家自然科学基金项目（项目编号62374120）的支持。

致谢

作者声明没有已知的可能影响本文研究的财务利益或个人关系。