针对3D TLC NAND闪存的增强型LDPC编码：利用层内变异（RBER）差异

《IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems》：Enhanced LDPC Coding for 3-D TLC NAND Flash Memory: Leveraging RBER Difference From Intralayer Variation

NAND闪存采用高码率LDPC码减少冗余数据，但高码率时纠错能力较弱。3D TLC闪存中不同存储层的RBER差异导致频繁读重试，影响性能。提出的LVLDPC方案基于神经网络模型分析RBER与层间干扰关系，分类后选择适配LDPC码，减少迭代次数67%，空间开销仅1.15%。针对高RBER层，扩展的eLVLDPC进一步降低迭代次数19.1%，将纠错阈值提升至2.68×10^-2。

　　

摘要：

NAND闪存采用高编码率、低密度奇偶校验（LDPC）码来减少需要添加的冗余数据量。虽然高编码率下的冗余空间较小，但其纠错能力低于中低编码率的LDPC码。在3D三级单元（TLC）NAND闪存中，不同存储层的原始比特错误率（RBER）存在差异，这会增加读取重试操作的频率。频繁的读取重试会显著增加解码延迟并降低3D TLC NAND闪存的性能。为了解决这个问题，本文提出了一种考虑层内变化的LDPC编码方案，称为LVLDPC。该方案基于神经网络模型建立了层间干扰与RBER之间的关联。通过神经网络模型分析和预测RBER，我们可以将其分为不同的等级，然后选择具有适当纠错能力的LDPC码来解码不同RBER级别的数据。采用这种方案后，当RBER小于1.56×10^-2时，无需启动读取重试操作。总体而言，迭代次数减少了67%；该方案仅导致1.15%的空间开销，可以忽略不计。对于RBER较高的情况，LVLDPC的迭代次数仍然较多，因此进一步提出了扩展型LVLDPC（eLVLDPC）方案，以减少高编码率的使用并使迭代次数进一步减少19.1%，同时将可纠正的RBER阈值提高到2.68×10^-2。