2030年先进封装路线图：集成用于人工智能的内存、逻辑器件及系统

《IEEE Electron Device Letters》：Advanced Packaging Road Map to 2030: Integrating Memory, Logic, and Systems for Artificial Intelligence

AI与HPC推动半导体设计向先进封装转型，通过芯片堆叠、TSV和混合键合实现<5nm互联，HBM5内存带宽突破100Tb/s，玻璃基板和面板级封装提升效率，微流控冷却和TIMs解决多千瓦热管理难题，混合键合与硅互连 fabric 开辟新路径。

　　

摘要：

人工智能（AI）和高性能计算（HPC）的指数级增长正在推动半导体设计的范式转变，其中先进的封装技术已成为系统级扩展的基石。本文提出了到2030年的异构集成路线图，涵盖了逻辑、内存、光子学和基板等多个领域，重点介绍了关键创新和挑战。单片系统芯片（SoCs）正被基于芯片片的架构和3DIC堆叠技术所取代，这些技术得益于TSVs（通孔垂直堆叠）、混合键合以及背面电源传输网络（PDNs）的应用，从而实现了更细的互连间距（<5纳米）和更高的电源完整性。内存扩展通过高带宽（hbm）技术的发展来克服“内存墙”限制——从hbm3e发展到hbm5，提供了超过4 Tb/s的带宽和更高的能效。中介层和基板在横向上不断扩展，其尺寸已超过9倍光刻胶分辨率，并向玻璃核心转型，以提高电气和热性能，同时借助面板级封装（PLP）实现成本效益。随着AI工作负载功耗超过多千瓦级别，热管理变得至关重要，因此需要创新解决方案，如微流体冷却和先进的热界面材料（TIMs）。键合技术正从热压缩方式向混合键合方式发展，利用细晶粒（FG）铜（Cu）和氮掺杂碳化物（NDC）电介质实现低温高密度互连。新兴技术如硅互连结构（Si-IF）通过无封装集成实现了接近芯片级别的性能。在AI时代，先进的封装不再仅仅是机械上的需求，而是实现可扩展、高效计算的战略性手段。

人工智能（AI）和高性能计算（HPC）的指数级增长正在推动半导体设计的范式转变，其中先进的封装技术已成为系统级扩展的基石。本文提出了到2030年的异构集成路线图，涵盖了逻辑、内存、光子学和基板等多个领域，重点介绍了关键创新和挑战。单片系统芯片（SoCs）正被基于芯片片的架构和3DIC堆叠技术所取代，这些技术得益于TSVs（通孔垂直堆叠）、混合键合以及背面电源传输网络（PDNs）的应用，从而实现了更细的互连间距（<5纳米）和更高的电源完整性。内存扩展通过高带宽（hbm）技术的发展来克服“内存墙”限制——从hbm3e发展到hbm5，提供了超过4 Tb/s的带宽和更高的能效。中介层和基板在横向上不断扩展，其尺寸已超过9倍光刻胶分辨率，并向玻璃核心转型，以提高电气和热性能，同时借助面板级封装（PLP）实现成本效益。随着AI工作负载功耗超过多千瓦级别，热管理变得至关重要，因此需要创新解决方案，如微流体冷却和先进的热界面材料（TIMs）。键合技术正从热压缩方式向混合键合方式发展，利用细晶粒（FG）铜（Cu）和氮掺杂碳化物（NDC）电介质实现低温高密度互连。新兴技术如硅互连结构（Si-IF）通过无封装集成实现了接近芯片级别的性能。在AI时代，先进的封装不再仅仅是机械上的需求，而是实现可扩展、高效计算的战略性手段。