基于多项式余弦和窗函数辅助的DFT-IDFT算法的SAR ADC最小段校准方法

《IEEE Transactions on Circuits and Systems I: Regular Papers》：Multi-Term Cosine-Sum Windows-Assisted DFT-IDFT-Based Minimum-Segment Calibration for SAR ADCs

本文提出一种基于DFT-IDFT的最小段校准技术，用于抑制非相干采样条件下的电容失配非线性，通过多术语余弦窗函数有效抑制频谱泄漏，结合LUT实现DFT/IDFT与窗函数的快速集成，并利用LDL分解进行稳定的最小二乘估计。创新性地引入MSTOA指标评估窗函数性能，非迭代单次误差提取方法避免了传统迭代法的收敛延迟。180nm CMOS实现的20位1MS/s原型验证显示，校准后SNDR/SFDR分别提升22.7dB和27.3dB。

　　

摘要：

本文提出了一种基于DFT-IDFT的最小段校准技术，用于SAR ADC，专门针对非相干采样条件下由电容不匹配引起的非线性问题。通过使用多项式余弦和窗函数，显著抑制了频谱泄漏，从而能够准确估计非线性比特权重误差。该方法利用查找表（LUT）整合DFT/IDFT和窗函数，大大简化了ADC误差提取过程，并采用LDL分解进行数值稳定的最小二乘估计。引入了一种新的评估指标——最大单音偏移衰减（MSTOA），用于衡量窗函数在抑制频谱泄漏方面的有效性。在各种数字校准方法中，最小段校准方法在保持相当的计算复杂度的同时，显著提高了校准精度。这种非迭代的一次性误差提取方法消除了基于迭代方法的收敛延迟问题。此外，内置的自测试（BIST）功能使得可以同时进行动态性能评估。在180纳米CMOS工艺实现的20位1 MS/s原型机上的测量结果表明，校准后信噪比（SNDR）和信号干扰比（SFDR）分别提高了22.7 dB和27.3 dB。

引言

连续逼近寄存器（SAR）模拟-数字转换器（ADC）因其出色的能效和紧凑的架构，在消费电子、无线通信系统和医疗仪器中得到了广泛应用。这种转换器通过连续逼近算法实现数据转换，其中基于电容的数字-模拟转换器（CDAC）是决定转换精度的关键组件[1]、[2]、[3]、[4]。然而，制造过程中引起的CDAC不匹配会引入显著的非线性误差，从而降低性能。在现代高分辨率SAR ADC中，这一问题尤为突出，因为在固定芯片面积的限制下持续提高分辨率会加剧不匹配效应。因此，先进的校准算法对于补偿这些误差并保持目标转换精度变得不可或缺。