一种基于95.9 dB信噪比、10 kHz带宽、三阶电压控制振荡器（VCO）的CT ΔΣ调制器，采用相位时间两步量化器

《IEEE Journal of Solid-State Circuits》：A 95.9-dB SNDR 10-kHz BW Third-Order VCO-Based CT ΔΣ Modulator Using a Phase-Time Two-Step Quantizer

第三阶电压控制振荡器连续时间ADC通过相位时间两步量化器实现8位分辨率，硬件减少5倍且无需额外DEM电路，65nm CMOS原型功耗17.77μW，SNDR 95.9dB/DR 100.6dB，Schreier FoM达183.4dB和188.1dB，刷新VCO基CT ADC性能纪录。

　　

摘要：

本文提出了一种基于三阶电压控制振荡器（VCO）的连续时间（CT）模拟-数字转换器（ADC），该转换器解决了以往基于VCO的架构中的关键限制。本文引入了一种相位时间两步量化器，以实现8位分辨率，同时显著减少了VCO的分频器级数，与传统单步量化器相比，硬件成本降低了5倍。该设计在无需额外硬件的情况下保持了固有的动态元件匹配（DEM）特性，并避免了时间到电压（T–V）的反向映射，从而提高了系统的鲁棒性和效率。该原型采用65纳米CMOS工艺制造，在10千赫带宽内实现了95.9分贝的信噪比（SNDR）和100.6分贝的动态范围（DR），功耗仅为17.77微瓦。这使得该ADC在信噪比和动态范围方面的性能达到了183.4分贝和188.1分贝，成为目前报道中基于VCO的CT ADC中最高的性能水平。

引言

物联网（IoT）的快速发展以及对数字医疗保健的日益关注，极大地推动了对小型化、高分辨率传感器读出系统的需求。这些应用包括可穿戴健康监测设备、植入式生物电子设备以及分布式环境传感器网络等，它们所需的模拟-数字转换器（ADC）不仅需要具备高动态范围（DR）和低噪声特性，还需要在极低的功耗下运行，并占用较小的硅片面积[1]、[2]、[3]、[4]。许多此类系统处于连续工作模式且依赖无线通信，这对能效和系统集成提出了严格要求。因此，现代ADC必须在满足边缘计算和生物医学物联网平台对功耗和面积的严格限制的同时，实现高分辨率和高精度。