在协同负栅压应力与高温反向偏置条件下，对SiC MOSFETs退化机制的研究

《IEEE Transactions on Electron Devices》：Investigation of Degradation Mechanisms in SiC MOSFETs Under Synergy Negative Gate Voltage Stress and High-Temperature Reverse Bias

本文研究了SiC MOSFET在高温反向偏置（HTRB）下退化机制，对比了0V和-5V栅压条件下的阈值电压、漏电流及氧化层电容变化，发现-5V栅压导致更严重退化，因电场增强引发碰撞电离和界面态电荷增加，TCAD模拟验证了这一结论。

　　

摘要：

本文研究了碳化硅（SiC）MOSFET在高温反向偏置（HTRB）测试中的退化机制。测试条件包括：栅压ds为1200 V，gs为0 V，以及ds为1200 V、gs为-5 V。实验结果表明，在-5 V栅压条件下进行的HTRB测试会导致阈值电压、栅漏电流、输出曲线和栅氧化层电容曲线比在0 V栅压条件下的退化更为严重。此外，-5 V栅压条件还会在JFET区域的栅氧化层中产生缺陷。结合TCAD仿真分析，当栅压为-5 V时，栅氧化层会承受更强的电场、更高的碰撞电离率以及更多的空穴界面缺陷电荷，从而导致空穴载流子在栅氧化层中积聚，进而引发栅氧化层的退化。实验结果和Sentaurus仿真结果均证实，在gs为-5 V的条件下，SiC MOSFET的栅氧化层可靠性会降低。