一种具有15-fJ/步长、82.4-dB信噪比的SAR电容-数字转换器，采用系统级相关双采样技术

《IEEE Transactions on Circuits and Systems I: Regular Papers》：A 15-fJ/Step, 82.4-dB SNR SAR Capacitance-to-Digital Converter With System-Level Correlated Double Sampling

本文设计了一种16位动态SAR电容-数字转换器，采用系统级相关双采样抑制比较器偏移、低频噪声及外部干扰，通过仿真确定最佳延迟时间，LSB重复机制提升低噪声性能，双数字电源技术降低功耗并扩展延迟单元能效，在180nm CMOS工艺下，基于MEMS压力传感器验证了0.27fF分辨率、82.6dB SNR和15fJ/step Walden merit，无校准DNL/INL分别为-0.76/+0.85 LSB和-9.16/+9.15 LSB，干扰抑制性能较非CDS方案提升16倍（100Hz）和7倍（1000Hz）。

　　

摘要：

本文介绍了一种16位、低功耗、全动态的连续逼近寄存器（SAR）电容-数字转换器（CDC），专为单端电容传感器设计。提出了一种系统级的相关双采样（CDS）方案，用于抑制由比较器偏移、低频噪声和外部干扰引起的误差。首次对基于逆变器的放大器（FIA）比较器的延迟时间特性进行了分析，并通过仿真确定了最佳延迟时间。通过采用LSB重复技术提升了转换器的低噪声性能。双数字电源技术不仅降低了数字电路的功耗，还在几乎不增加功耗的情况下延长了数字延迟元件的延迟时间，从而提高了能效。该CDC采用180纳米CMOS工艺制造，使用电容式MEMS压力传感器进行了验证，实现了0.27 fF的最佳分辨率和82.6 dB的信噪比（SNR）。在56 μs的转换时间内，其功耗仅为2.85 μW，Walden性能指标（FoM）达到15 fJ/步。未经校准的情况下，该CDC的数字线性度（DNL）为-0.76/+0.85 LSB，积分非线性（INL）为-9.16/+9.15 LSB。实验结果表明，在100 Hz频率下，该转换器的抗干扰能力提升了16倍以上；在1000 Hz频率下，抗干扰能力提升了7倍以上，相比非CDS实现方案具有显著优势。