研究温度变化对高斯掺杂FinFET器件参数的影响

《Micro and Nanostructures》：Investigating the Impact of Temperature Variations on the Device Parameters of Gaussian Doped FinFETs

基于Gaussian掺杂的FinFET器件在双高k介电层（SiO?/HfO?）下实现了低温特性优化，通过线性近似模型和Sentaurus TCAD仿真验证，在50K时阈值电压变化率0.58mV/K，漏极电流波动<0.63×10??A，有效抑制短通道效应，适用于量子计算等极低温电子场景。

　　

B.Jasmine Priyadharshini|N.B. Balamurugan|M. Hemalatha|M. Suguna

斯里拉玛克里希纳工程学院电子与通信工程系助理教授，哥印拜陀

摘要

本文对具有双层SiO₂/HfO₂高k值栅极堆栈的高斯掺杂（GD）FinFETs进行了分析和数值研究，该结构针对低温操作进行了优化。所开发的分析框架采用线性近似技术，模拟了电势、电场以及电流-电压（I–V）特性与温度和器件几何形状之间的关系。通过Sentaurus TCAD仿真验证了该模型，在整个温度范围内平均偏差小于5%，显示出极佳的吻合度。研究结果表明，当温度从300 K降至50 K时，阈值电压增加了0.58 mV/K，而漏电流的变化保持在0.63 × 10^-5 A范围内，表明其具有稳定的低温性能。与传统的FinFETs相比，高斯掺杂结构增强了载流子传输并减轻了短沟效应。这些发现证实了所提出的GD FinFET架构适用于低功耗和低温电子应用，包括新兴的低温CMOS和量子计算电路。

引言

多栅极金属氧化物半导体场效应晶体管（MuGFETs）作为实现先进45纳米及更小工艺节点高性能电子设备的有前景的技术解决方案，受到了广泛关注。半导体器件在卫星通信、地面网络和空间通信等众多领域中发挥着重要作用[1]。工作温度是影响这些设备性能的关键因素。本研究的动机在于需求能够准确预测宽温度范围内器件性能的紧凑分析模型。所提出的模型在保持物理准确性的同时，提供了清晰性和简洁性。

为了满足各种应用的需求，有必要在包括低温和高温在内的宽温度范围内研究FinFET技术的运行参数。在极低温度下的器件性能评估（即低温分析）至关重要。半导体器件在极低温度下的材料特性会发生显著变化，这使得这一课题在学术讨论和技术进步中尤为重要。此外，当半导体器件尺寸减小时，会出现多种短沟效应（SCEs）和热载流子效应（HCEs），这些效应会对其运行特性产生显著影响[2]。这些效应可能导致器件性能偏离理想状态。为了探索温度与器件尺寸之间的复杂相互作用，研究人员研究了多种器件拓扑结构。双栅极配置和圆柱形栅极架构的应用是该领域的显著进展，它们各自具有独特的优势和挑战。此外，文献中也探讨了包括双材料和三材料栅极架构在内的栅极工程方法。这些发展的目标是提高器件在各种工作条件下的性能效率，甚至是在最极端温度下也是如此。

需要指出的是，传统FinFET架构的缺点是在源区和漏区包含结点。在某些情况下，这些结点可能会产生不利影响并限制器件的功能。学术界目前正在研究替代的器件架构和材料，以解决这些限制，这可能会带来半导体技术的重大进步。简而言之，MuGFETs在低温分析和缩放难题方面的研究和进展，在许多高要求应用中展示了推动高性能电子系统的巨大潜力。这些努力在推动半导体技术极限和满足当代通信和计算机系统不断变化的需求方面发挥着关键作用。鉴于上述问题，无结点器件的概念应运而生，作为潜在的可行替代方案。本研究的目的是对三栅极晶体管（TGs）进行彻底研究，以解决纳米尺度操作领域中的短沟效应（SCEs）问题。研究的关键在于FinFET技术领域对掺杂技术的依赖性。

高斯掺杂晶体管通过消除对依赖异质掺杂的源-漏连接的依赖，偏离了传统的掺杂技术。这种方法的采用简化了整体制造流程，从而降低了制造成本。在FinFETs的背景下，特定的MuGFET设计涉及用栅极绝缘体和金属包裹硅条。这种布局有助于更好地控制通道电荷管理，并减轻短沟效应的影响[3]。此外，无结点晶体管（JLTs）的一个固有特性是漏电流减小，从而导致载流子迁移率降低。无结点FinFET作为应对上述挑战的开创性解决方案被提出，其主要目标是进一步减轻SCEs的不利影响。值得注意的是，关于这些器件在低温条件下的性能的文献资料非常有限[4]、[5]、[6]、[7]、[8]、[9]、[10]、[11]、[12]、[13]、[14]、[15]。最近关于低温FinFETs的研究[21]、[22]、[23]强调了需要适用于宽温度范围的准确模型，这激发了本文的分析方法。

在低温条件下，该研究全面评估了多种电气特性，如表面电势、电场分布、输出电导、跨导与漏电流比、亚阈值斜率和阈值电压。通过将分析结果与TCAD（技术计算机辅助设计）模型进行系统比较，提供了对这些先进器件在低温下性能特性的关键见解。

数学框架

在所提出的结构中，FinFET结构包含一个金属栅极，采用n型半导体。金属栅极的功函数表示为?_m = 4.8 eV。为了最大化其性能，二氧化铪（HfO₂）这种高k值介电材料被涂覆在二氧化硅（SiO₂）层上。每层的厚度均为1纳米。需要注意的是，氧化层的有效厚度（teff）是一个

结果与讨论

半导体和器件工程领域的一个重要研究方向是探讨低温影响对各种器件参数的影响。极低温度（接近绝对零度或低于120K）对电气设备性能和效率的影响至关重要。本研究旨在详细探讨极端温度如何影响多个器件特性，并进一步评估其影响

结论

本文提出了一个针对未掺杂体的高斯掺杂FinFETs的清晰分析模型。该模型表明，高斯掺杂FinFETs在宽温度范围内保持稳定的电气性能，证实了它们适用于低温计算、量子控制电路和低噪声传感器应用。所提出的分析方法为下一代低温电子产品的工程师提供了高效的设计工具。

伦理声明和参与同意

本手稿的研究过程中未涉及任何动物或人类实验。

所有作者均自愿同意发表本文。

作者贡献声明

M. Suguna博士：撰写 – 审稿与编辑。Balamurugan NB：指导。M. Hemalatha博士：概念构思。B Jasmine Priyadharshini：撰写 – 初稿

未引用参考文献

[19], [24]。

利益冲突/竞争利益

作者没有需要披露的相关财务或非财务利益。

作者没有与本文内容相关的竞争利益需要声明。

出版同意

所有作者均自愿同意发表本文。

数据访问声明

不，我的研究数据不会公开。

创新性声明

1.

在FinFETs中引入高斯掺杂剖面用于低温应用：

o

该研究在FinFET通道中独特地采用了

高斯掺杂剖面

，通过避免 abrupt 掺杂结点简化了制造过程，并提升了低温下的器件性能。

2.

双层栅极堆栈结构（SiO₂/HfO₂）：

o

所提出的器件采用了新型的

双层高k值栅极介电结构（SiO

2/HfO2

资金支持

本手稿的编写未获得任何资金支持。

利益冲突声明

? 作者声明他们没有已知的可能影响本文工作的财务或个人利益冲突。

致谢

M H 感谢印度金奈技术学院先进无线集成技术中心的支持，资助编号为CIT/CAWIT/2024/RP-026。