《Micro and Nanostructures》：Comparative performance evaluation of nanosheet FET with novel channel designs for high-performance applications
编辑推荐：
纳米片场效应晶体管（NSFET）通过E形、H形和T形通道几何工程提升驱动电流，TCAD模拟显示E-FET在0.7V/0.05V偏压下驱动电流达0.4mA，较传统NSFET提升116.28%。其叉指状通道结构增强门控、导通面积和局域电场强度，同时优化亚阈值摆幅。研究验证通道几何设计可有效平衡电流驱动、电静态完整性和模拟性能，为14nm以下先进制程提供新方案。
伊蒙·沙赫里亚尔（Imon Shahriar）| 贾格里蒂·塔卢克达尔（Jagritee Talukdar）| 比巴斯·曼纳（Bibhas Manna）
电子与通信工程系，梅加拉亚国家理工学院，梅加拉亚 793108，印度
摘要
在固定硅面积的情况下，提高纳米片场效应晶体管（NSFET）的电流驱动能力受到寄生电容和密集堆叠设计中栅极控制性能下降的日益限制。这促使研究人员探索结合独特通道工程概念的新型NSFET架构。本研究提出了具有E形、H形和T形通道结构的NSFET，并基于TCAD技术对其在先进技术节点下的直流和射频/模拟性能进行了全面评估。在所提出的架构中，E-FET实现了最高的驱动电流0.4 mA，由于其叉状通道几何结构，其栅极控制能力、有效导电面积和局部电场强度均得到了显著提升，相比传统NSFET提高了两倍以上。尽管关断态电流和亚阈值摆幅略有增加，但E-FET和H-FET在跨导和射频/模拟性能方面仍优于基线结构。研究结果强调了通道几何工程设计在平衡电流驱动能力、静电完整性和模拟性能方面的有效性，凸显了这些新型架构在未来的高性能纳米片应用中的巨大潜力。
引言
为了满足对能效更高、性能更优的集成电路（IC）日益增长的需求，同时实现晶体管尺寸的持续缩小，探索新型晶体管拓扑结构、替代器件几何形状以及优化材料工程变得至关重要[1][2][3]。传统的平面MOSFET在缩小技术节点时面临严重的短通道效应和静电限制，这促使研究人员转向三维（3D）器件几何结构[3]。FinFET技术通过3D鳍状通道和栅极金属的结合，有效解决了平面MOSFET在28纳米以下技术节点的局限性[4][5]。FinFET在更小的栅极长度下对通道的控制能力更强，同时通过调整鳍的高度和宽度可以实现更高的驱动电流，因此成为先进IC制造中广泛采用的成熟技术。然而，FinFET的进一步缩小受到几何和制造挑战的限制，难以在极小尺寸下保持可靠性和结构稳定性[6]。最近，纳米片场效应晶体管（NSFET）作为一种潜在替代方案出现，它能够在保持良好栅极控制的同时实现高驱动电流，适用于5纳米以下技术节点[7][8]。NSFET可以通过灵活调整片材宽度来提高通道电流，而不会受到FinFET中鳍结构厚度限制或量化效应的影响，因此成为比FinFET更具优势的选择[9]。更重要的是，NSFET能够垂直堆叠多个水平方向的通道，从而在同一硅面积内实现更高的电流密度，同时满足性能和密度要求[10]。此外，NSFET与标准FinFET制造工艺的兼容性使其能够无缝集成到标准CMOS布局中[11]。因此，凭借其卓越的通道完整性、更好的亚阈值特性和更高的电流密度，NSFET技术为下一代高性能、低功耗集成电路提供了极具前景的发展路径，尤其是在栅极长度缩小到14纳米及以下时。
尽管有这些优势，但为了提升驱动电流而过度堆叠超薄纳米片会无意中加剧各种副作用，包括寄生电容的增加和栅极-通道耦合的减弱，从而导致更高的漏电流和动态性能下降[9]。因此，在5纳米以下技术节点上设计NSFET时必须考虑相应的器件方案。最近的研究集中在NSFET的不同区域进行材料和结构工程优化，以在保持静电完整性和漏电流的同时提高通道电流密度[12]。
已经提出了多种通道工程设计方法来增强NSFET的驱动电流，包括树形、梳形、U形和H形通道结构[13][14][15][16][17]。在5纳米技术节点，U形FET展示了高达8.3 mA的峰值电子电流密度[13]、10.4 mA的开启电流[14]以及95 mV/dec的亚阈值摆幅（SS）[13]。树形FET架构的开启电流比双堆叠NSFET提高了42%，但亚阈值摆幅有所下降[16]。最近的CombFET和Tree-FET设计分别实现了91.5 μA的开启电流和100 μA的开启电流[17]，尽管亚阈值摆幅略有下降[17]。无结T形NSFET将开启电流进一步提高到138 μA，同时保持84.5 mV/dec的亚阈值摆幅[18]。尽管这些结构增加了有效通道宽度和开启态电流，但深入的直流和模拟性能分析显示，这种改进通常伴随着由于通道桥接而导致的寄生电容增加，从而降低了动态性能。
还研究了使用单K和双K材料进行间隔层设计，以抑制NSFET中的短通道效应[19]。虽然高K间隔层可以改善静电控制，但会引入较高的边缘电容和界面陷阱，降低载流子迁移率。此外，双K间隔层方案通常需要更大的器件尺寸，这对高级集成不利。其他技术，如调节制造过程中在主通道底部形成的寄生通道的高度，虽然可以提高开启电流，但工艺可控性较差，从而影响器件可靠性[20]。源/漏极工程也被用来提升NSFET的性能[21][22]。过度掺杂源/漏极区域可以降低串联电阻并增加开启电流，但这种激进掺杂策略会对阈值电压、亚阈值斜率和关断态漏电流产生不利影响。最近提出了先进的NSFET架构，如H形NSFET（PHS NSFET）和金字塔形H形NSFET（HS NSFET），并在不同温度和通道掺杂条件下研究了它们的直流和射频特性[23][24]。虽然这些结构在相同硅面积内的性能指标优于传统NSFET，但在通过精确蚀刻超薄纳米片区域实现非均匀金字塔形通道轮廓时面临制造挑战[23]。因此，迫切需要探索具有创新通道设计的先进NSFET架构，以在不增加器件尺寸的情况下实现高驱动电流和改善的亚阈值特性。
本研究旨在通过提出具有新颖通道设计的独特方案，来弥合提升器件性能与降低结构复杂性和制造成本之间的差距，特别是T形、E形和H形通道NSFET。通过全面的TCAD仿真系统评估了这些器件的电气特性，对其直流和射频性能进行了定量和定性的基准测试，并讨论了器件几何参数对开启-关闭特性、亚阈值行为、线性特性等方面的影响。据我们所知，这是首次报道具有T形、E形和H形通道的NSFET，并将其性能与传统纳米片晶体管进行了比较。所提出的设计通过提供更均匀的通道几何形状，在单位有效通道面积内实现更高的电流驱动能力，同时减少了额外的制造步骤。
文章的其余部分结构如下：第2节描述了器件结构的设计、仿真方法的建立以及用于仿真验证的物理模型的校准。第3节结合对几何参数变化对性能指标影响的全面评估，展示了电气和模拟性能。最后，第4节总结了我们的主要结论。
节选内容
器件结构、仿真方法和模型校准
图1展示了提出的H形（H-FET）、E形（E-FET）和T形（T-FET）纳米片晶体管与传统的NSFET和TREE-FET的3D示意图，用于基准比较。所有结构的源极和漏极区域均均匀掺杂。所有结构的相应Y-Z截面图也显示在图2中。NSFET遵循传统设计，具有两个厚度均为5纳米的均匀硅通道（）和相同的栅极长度（
结果与讨论
本节对不同提出的结构进行了详细的比较分析。图6（a）–（e）展示了所有提出结构的转移特性（），在电压为0 V和0.05 V的条件下进行评估。为此分析，所有物理参数均保持不变，如表1所示。为了确保公平比较，每个结构的阈值电压均调整为约0.1V。
结论
本研究通过对E形、H形和T形NSFET架构进行了全面的基于TCAD的性能分析，证明了通道几何工程设计在先进技术节点下提升性能的有效性。在所提出的器件中，E-FET实现了最高的驱动电流0.4 mA，相比传统NSFET提高了116.28%，相比TREE-FET提高了38.26%。这种优异的性能得益于E形通道架构。
CRediT作者贡献声明
伊蒙·沙赫里亚尔（Imon Shahriar）：撰写 – 审稿与编辑、初稿撰写、验证、软件开发、方法论设计。
贾格里蒂·塔卢克达尔（Jagritee Talukdar）：撰写 – 审稿与编辑、方法论设计、概念构思。
比巴斯·曼纳（Bibhas Manna）：撰写 – 审稿与编辑、监督、概念构思。
利益冲突声明
作者声明他们没有已知的财务利益或个人关系可能影响本文所述的工作。
