具有九个反射零点和四个传输零点的高滚降率超宽带带通滤波器的新型设计与分析

提出一种集成推挽动态电容频率补偿与辅助反转电压跟随器瞬态增强的无电容LDO，在180nm CMOS工艺下实现100mA最大负载电流、0-4nF宽电容范围、200mV压差及49.7μA超低静态电流，同时确保快速瞬态响应（<700ns）和系统稳定性。

　　

程铁东|赖明浩|王志良|王晓

江西理工大学电气工程与自动化学院，赣州341001，中国

摘要

本文提出了一种无电容低压差调节器（LDO），适用于数字负载，具有快速瞬态响应和宽负载范围的特点。为了提高LDO的环路增益和功率晶体管栅极的摆率，采用了高摆率误差放大器。此外，还提出了一种推挽式动态电容频率补偿策略，该策略包含一个嵌入式补偿电容（C_f2），以生成左半平面（LHP）零点，从而提高稳定性。结合基于辅助反相电压跟随器的瞬态增强电路，该补偿策略共同提升了瞬态性能。该LDO采用180纳米CMOS工艺设计，最大负载电流为100毫安，负载电容范围为0–4纳法，压差电压为200毫伏，静态电流仅为49.7微安。在1.7伏电源电压、50毫安–100毫安负载电流和100皮法负载电容条件下，电路的瞬态性能分别为120毫伏/620纳秒（过冲）和170毫伏/140纳秒。最大负载调节度和线性调节度分别为14.81毫伏/毫安和2.917毫伏/伏。

引言

随着集成电路制造技术的不断发展以及片上系统（SoC）设计的日益复杂，现代混合信号芯片通常集成了具有多种功能的多个电源管理模块[1]、[2]、[3]。由于其简单的结构、低输出噪声和快速响应特性，低压差调节器（LDO）已成为片上电源管理系统中的关键组件[4]、[5]、[6]、[7]。在射频芯片和辐射探测器前端读出电路等应用中，LDO可以为敏感的模拟电路提供高质量、低噪声的供电电压，并能快速响应电源噪声和负载瞬变。然而，依赖大容量外置电容的传统LDO结构在满足高集成度和低成本要求方面面临挑战。因此，无电容低压差调节器（OCL-LDO）成为当前研究的重点[8]。在OCL-LDO中实现高性能面临一个根本性挑战：在保持快速瞬态响应的同时，确保在宽负载范围内的稳定性[9]。这种权衡源于负载电流和电容的变化会显著改变输出阻抗，导致环路中关键极点的频率发生剧烈变化，这使得设计一个既能保证宽稳定性裕度又能快速稳定的补偿网络变得极其困难[10]。

为了解决这一稳定性与速度之间的权衡，以往的研究主要沿着两条互补但功能上常常分离的路径发展。第一条路径专注于扩展在宽负载电容范围内的稳定运行。这类研究侧重于开发频率补偿技术，即使在输出极点位置发生显著变化时也能保持足够的相位裕度。例如，[11]中的设计通过米勒补偿和主导极点补偿之间的无缝过渡实现了0–1微法的宽负载电容范围，但代价是降低了负载调节能力，并且输出精度也受到限制。[12]采用加权电流反馈技术实现了470皮法至10纳法的负载电容范围，但不能在零负载电容下工作。类似地，[13]利用嵌套米勒补偿实现了0法至1纳法的范围，同时保持了高环路增益，但瞬态响应较慢，稳定时间超过1微秒。总体而言，这些研究[11]、[12]、[13]表明，通过新型补偿实现宽负载范围通常会以牺牲瞬态速度或其他调节性能为代价。第二条路径则侧重于通过专用辅助电路来提升瞬态响应。这包括[14]中的晶体管退化方案与过冲抑制电路的结合，[15]中专门设计的新型瞬态增强电路，以及[16]中实现的基于微分器的快速路径。[16]中的技术特别值得注意，因为它不仅加速了瞬态响应，还为宽负载范围内的稳定运行提供了更好的极点分离效果。然而，这些解决方案[14]、[15]、[16]通常只是对现有补偿结构的增强。虽然它们在提高摆率和稳定时间方面有效，但在极端负载电容变化下可能无法从根本上缓解核心稳定性约束，而且作为独立模块集成可能会引入设计开销。因此，开发一种能够同时内在且协同地提供宽负载电容稳定性和亚微秒级稳定时间的协同设计架构仍然是一个挑战。

为了解决这一挑战，本文提出了一种基于推挽式动态电容频率补偿（PDCFC）电路和辅助反相电压跟随器瞬态增强电路（AFVF-TEC）协同集成的新型OCL-LDO。其核心创新在于它们的耦合工作原理。与独立的动态补偿器[16]不同，PDCFC中的推挽级和嵌入式补偿电容被设计为与AFVF-TEC直接交互，形成一个统一的反馈网络。这种紧密集成确保了瞬态电流增强机制能够积极增强PDCFC的极点分离效果，从而同时实现扩展的稳定负载电容范围（0–4纳法）和加速的稳定性能。此外，这一补偿增强核心还配备了高摆率误差放大器（HSR-EA）和批量驱动前馈（BDFF）电路。这些模块共同优化，以解决特定的瞬态问题，即摆率限制和过冲控制，而不会引入功能冗余或影响核心协同回路的稳定性。

这种协同设计的结构共同解决了经典的稳定性与速度之间的权衡。PDCFC确保了在整个0–4纳法负载范围内的稳定性，而AFVF-TEC提供了快速充电和放电，以实现快速稳定。在180纳米CMOS工艺中进行的仿真验证了这一方法的有效性。该OCL-LDO实现了0–4纳法的宽负载电容范围和低于700纳秒的快速稳定时间，最大负载电流为100毫安，静态电流为49.7微安，核心面积仅为0.044平方毫米。

本文的结构如下：第2节讨论了所提出的OCL-LDO的实现和工作原理。第3节展示了仿真结果和关键参数的比较分析。最后，第4节得出了结论。

部分摘录

提出的OCL-LDO

所提出的OCL-LDO的框图如图1所示，主要由HSR-EA、功率晶体管M_P以及辅助电路组成，辅助电路包括AFVF-TEC、PDCFC电路和BDFF电路。HSR-EA提供了显著的环路增益，同时提升了OCL-LDO的瞬态性能。在辅助电路中，AFVF-TEC电路检测由负载电流变化引起的输出电压变化并对其进行增强

仿真结果与讨论

所提出的OCL-LDO采用180纳米CMOS工艺设计。图12详细展示了该OCL-LDO的布局，其有效面积仅为0.044平方毫米。该OCL-LDO的工作输入电压范围为1.7–1.9伏，输出电压为1.5伏，支持0至4纳法的宽负载电容范围，并提供最大100毫安的负载电流。在AVDD = 1.7伏的条件下，相位裕度（PM）、增益裕度（GM）和单位增益频率（UGF）的变化

结论

本文提出了一种具有快速瞬态响应和宽负载电容范围的OCL-LDO。所提出的PDCFC电路有效放大了功率晶体管栅极的等效电容，大幅减少了所需的片上电容面积。在保持优异的稳定性和瞬态性能的同时，该结构不仅将次级极点推向更高频率，还降低了其对负载电容变化的敏感性，从而实现了

CRediT作者贡献声明

程铁东：项目监督、项目管理。赖明浩：撰写 – 审稿与编辑、初稿撰写、验证、方法论、正式分析、数据整理、概念化。王志良：资金获取。王晓：可视化。

利益冲突声明

作者声明他们没有已知的可能会影响本文报告工作的竞争性财务利益或个人关系。

致谢

本工作得到了江西省教育厅科技重点项目（GJJ200804）的支持。