一种可扩展的增量式Verilog HDL抄袭检测方法，适用于大规模样本

硬件描述语言（HDL）查重技术面临增量检测和大样本处理难题，本文提出基于双层级策略的Verilog HDL查重方法。该方法通过过滤N-gram token序列和局部敏感哈希（LSH）算法构建高效指纹索引，实现提交级项目全局比对与模块级可疑评分的联合检测。实验表明，在计算机组成课程真实数据集（2023-2024学年）中，该方法较Moss系统提升检测精度并降低误报率，与ANTLR语法感知检测器相比时间消耗减少35%，验证了其在课程查重中的实用价值。

　　

摘要

摘要

源代码抄袭检测在计算机教育中起着不可或缺的作用。在过去的几十年里，已经开发出了各种工具和系统来检测软件抄袭，取得了相对令人满意的结果。然而，随着基于FPGA的数字电路设计课程的普及，硬件描述语言（HDL）的抄袭检测成为一个新的挑战。构建一种支持在大样本上进行快速增量检测的Verilog HDL抄袭检测方法已经成为一个棘手的问题。本文提出了一种可扩展的方法，以实现支持在大样本上进行增量检测的Verilog HDL抄袭检测。该方法在提交级别和模块级别都采用了双层检测策略。在提交级别，它进行全项目范围的比较；而在模块级别，它通过基于前缀匹配的风险评估机制来计算项目的可疑分数。这种方法能够有效区分常用模块和潜在的抄袭内容，显著降低了误报率。与广泛使用的Moss（软件相似性度量）系统相比，我们的方法能够以更高的准确性检测出更多的抄袭对。为了进一步验证我们方法的有效性，我们将其与基于ANTLR的、具有语法感知能力的检测器进行了比较分析。在来自计算机组织课程（2023年秋季和2024年秋季）的Verilog HDL项目数据集上，我们的方法比基于ANTLR的模型具有更高的精确度，并且减少了处理时间。最初，本研究利用过滤后的令牌特征和局部敏感的哈希算法将Verilog HDL项目转换为指纹。构建了一个高效的索引，以加速增量检测和批量检测。本研究使用了四种过滤N-Gram令牌序列的策略。所提出的快速增量Verilog HDL抄袭检测方法的时间复杂度为对数级别。实验通过实际数据集找到了并验证了这些策略的最佳参数。实验结果表明，将我们的方法与Moss结合使用可以提高实际课程中Verilog HDL抄袭检测的便捷性和准确性。

AI摘要

AI生成的摘要（实验性摘要）

本摘要是使用自动化工具生成的，并非由文章作者撰写或审核。它旨在帮助发现相关内容、帮助读者评估文章的相关性，并协助来自相关研究领域的读者理解本文的工作。它旨在补充作者提供的摘要，后者仍然是文章的正式摘要。完整文章才是权威版本。点击此处了解更多。

点击此处对本文摘要的准确性、清晰度和实用性进行评论。您的反馈将有助于改进未来的版本。

要查看此AI生成的通俗语言摘要，您需要拥有高级访问权限。