一种基于碳纳米管场效应晶体管（CNTFET）技术的超低功耗、抗变异的三元乘法器

《AEU - International Journal of Electronics and Communications》：An ultra-low-power variation-resilient ternary multiplier in CNTFET technology

提出一种基于碳纳米管场效应晶体管（CNTFET）的三进制乘法器（TMUL）设计，通过辅助信号生成电路和输入控制的单级电压分压技术，仅使用28个晶体管实现无静态电流路径，在0.7V供电下功耗0.094μW，功率延迟积0.013pJ，较现有方案节能76.8%-98.5%，PDP降低4.8%-91.7%，且仅需两种手性矢量确保制造可行性，蒙特卡洛仿真显示σ/μ=0.047的鲁棒性。

　　

G. Vimala|F. Vincy Lloyd

研究学者（D23EC503），印度坦巴拉姆的Bharath高等教育与研究所

摘要

为了满足人工智能系统和边缘计算应用对下一代计算基础设施的需求，需要超高效的算术逻辑电路，这些电路的性能要超越传统二进制逻辑电路的能力。本研究提出了一种基于碳纳米管场效应晶体管（CNTFET）的新型三进制乘法器（TMUL）设计，为多值逻辑（MVL）电路的能效和变化容忍度设定了新的基准。该设计的关键创新之处在于开发了一种新颖的架构，该架构利用输入控制的单级电压分频技术，仅使用28个晶体管就实现了紧凑型TMUL电路，并且在生成逻辑“1”时不会产生任何持续的静态电流。与其他传统的TMUL电路不同，电压分频仅在（2,2）输入状态下启用，以确保其他输入状态下没有静态电流路径。仿真结果表明，所提出的TMUL电路在0.7伏的供电电压下，功耗更低（0.094微瓦），功耗延迟乘积（PDP）最低（0.013皮焦耳），与最先进的配置相比，功耗降低了76.8-98.5%，PDP提高了4.8-91.7%。该TMUL电路仅使用两个手性向量，确保了可制造性，并且在1000个样本的蒙特卡洛仿真中具有最低的标准差与均值比（σ/μ = 0.047），显示出最高的鲁棒性。

引言

近年来，对以数据为中心的、智能的、自主的计算系统的关注进一步凸显了高效算术电路的必要性。在这些智能和以数据为中心的计算系统中，涉及乘法器的算术电路被认为是数字信号处理系统、神经网络加速器和边缘计算系统功耗和延迟的主要因素之一[1]、[2]、[3]。随着传统CMOS技术接近其缩放极限，诸如漏电功耗、互连主导效应以及进一步节能的收益递减等问题变得更加严重[4]、[5]。因此，人们一直在积极探索具有更高信息密度和更低功耗的替代数字系统和后CMOS器件[6]、[7]。

尽管二进制逻辑具有很强的鲁棒性并且已经得到了广泛的应用，但由于基数经济的原因，它存在某些内在的低效率[8]、[9]。任何精度的提高都需要更多的互连，从而增加了开关活动并增加了内存大小，进而增加了动态和静态功耗。在纳米尺度领域，互连寄生参数已被证明会决定系统性能，从而抵消了持续器件小型化的效果[10]。因此，支持单个互连线上超过两个逻辑电平的多值逻辑（MVL）系统因其简化互连和降低整体系统功耗的潜力而受到了广泛关注[11]、[12]、[14]。

这些问题的结合促使人们联合探索多值逻辑算术和新兴的纳米电子技术，以超越与二进制CMOS技术相关的能效瓶颈，如[15]中所讨论的。三进制逻辑（基数为3）被认为是在每个互连和每个开关事件上提供更高信息密度方面的最佳折中方案，从而实现更紧凑的算术电路[16]。然而，低功耗三进制逻辑电路的实现依赖于能够支持多个逻辑阈值而不产生过多静态功耗的技术[17]。

碳纳米管场效应晶体管（CNTFET）被认为是这一领域最有前景的器件之一，因为可以通过直径调制来调节阈值电压（Vth），并且该器件具有出色的静电控制能力。这些特性可以用于设计高效的多值逻辑电路[18]。为了设计出能够满足未来计算系统可扩展性和效率要求的高效算术电路，需要一种将三进制算术架构与器件物理特性相结合的协同设计。明确了解CNTFET器件的工作原理和Vth的工程设计对于高效电路设计至关重要[19]。

本文在MVL和CNTFET数字电路设计领域做出了四项重要贡献：

1.

通过开发一个辅助信号发生器，实现了一种紧凑型三进制乘法器（TMUL）的设计，仅使用28个CNTFET就实现了完整的单三进制TMUL。这种紧凑性使其在面积效率方面处于TMUL设计的顶级水平。

2.

提出了一种避免静态功耗的新方法。与传统使用电压分频器来获得逻辑“1”电平的方法不同，该设计引入了输入门控电压分频器，仅在（2,2）输入组合时启用电压分频器，从而完全消除了其他所有输入组合下的静态功耗。

3.

通过广泛的仿真验证了该设计的能效，根据斯坦福CNTFET模型，该TMUL在0.7伏的供电电压下仅需要0.094微瓦的功率和0.013皮焦耳的能量。这比最接近的竞争产品降低了27.8%的功耗，从而在低功耗三进制数字电路方面树立了新的技术标杆。

4.

该设计的实用性得到了验证，因为它只需要两个独特的CNT手性向量，从而简化了制造复杂性。此外，还对设计的行为进行了统计分析，显示出对工艺变化的低敏感性，即σ/μ = 0.047，从而验证了其在纳米尺度制造过程中存在不确定性的情况下的可靠性。

本文的其余部分结构如下：第2节描述了关于CNTFET物理特性的必要背景信息，重点介绍了Vth的可调性。第3节对现有文献中的TMUL电路进行了全面概述。第4节描述了所提出的TMUL电路架构，包括辅助信号发生器和TMUL电路。第5节使用蒙特卡洛仿真对所提出的TMUL电路进行了参数变化比较和分析以及统计鲁棒性分析。第VII节总结了本文。

章节摘录

兼容MVL的CNTFET

碳纳米管（CNTs）作为碳的同素异形体，具有特定的性质，使其成为替代硅作为晶体管通道材料的潜在候选者。碳纳米管的电子特性可以通过其手性向量（n, m）来表征。当手性指数之差不是3的倍数时，碳纳米管将表现出半导体特性，使其适合作为CNTFET的通道材料。

文献综述

研究表明，三进制算术可以为互连受限的纳米尺度设计带来结构上的优势，因为它允许每个信号表示更多的信息密度。与二进制算术相比，提高精度需要相应比例的布线和开关活动，而一个三进制数字或“trit”大约可以表示1.585比特的信息[23]。这意味着所需的互连数量更少，

提出的三进制乘法器电路设计

本节详细介绍了所提出的TMUL电路及其工作原理。首先，有必要介绍三个对所提出的TMUL设计至关重要的基本构建模块：正三进制反相器（PTI）、负三进制反相器（NTI）和辅助信号（F）生成电路。

基于CNTFET的NTI和PTI的晶体管级原理图如图2[37]所示。这些门接受标准的三进制输入，表示为A，但它们的

电路性能分析与讨论

为了评估所提出的TMUL电路的性能并将其与现有设计进行基准测试，使用斯坦福CNTFET技术模型[38]、[39]设计和实现了该电路。随后在HSPICE软件环境中对该电路进行了仿真。该模型本身包含了关键的寄生和非理想效应，使其适合于准确表征基于CNTFET的电路的性能。所使用模型的主要参数总结在

结论与未来工作

本文介绍了一种新的基于CNTFET的TMUL电路，它在密度、能效和变化鲁棒性之间取得了最佳平衡。这种新TMUL电路的架构框架基于一种新型的辅助信号生成单元，结合优化的电压分频开关，使用最少的晶体管实现了大多数输入状态下的完整单三进制TMUL电路，并且静态功耗最低。这代表了

CRediT作者贡献声明

G. Vimala：撰写——原始草稿、软件开发、调查、形式分析、数据整理、概念化。F. Vincy Lloyd：撰写——审阅与编辑、可视化、验证、监督、方法论。

利益冲突声明

作者声明他们没有已知的可能会影响本文所述工作的竞争性财务利益或个人关系。