16-Gbps 发射器的单粒子效应研究：体硅平面与体硅FinFET CMOS技术的对比与辐射耐受性评估

《Chinese Journal of Electronics》：Single Event Effect of a 16-Gbps Transmitter in Bulk Planar and Bulk FinFET CMOS Technologies

本文针对高速SerDes发射器在空间辐射环境下易受单粒子效应(SEE)影响导致数据错误的问题，研究人员对比研究了采用体硅平面(Bulk Planar)与体硅鳍式场效应晶体管(Bulk FinFET)两种CMOS技术制造的16 Gbps发射器的辐射响应。通过重离子与脉冲激光实验，发现FinFET技术发射器在单粒子瞬态(SET)截面与抗激光能量阈值上均显著优于平面技术，表明FinFET CMOS技术具有天然更优的SEE耐受性，为在空间与航空等高可靠应用中使用先进纳米技术提供了重要理论参考。

　　

随着高速串行/解串器(SerDes)接口在中央处理器(CPU)、数字信号处理器(DSP)和现场可编程门阵列(FPGA)等系统中的广泛应用，其核心子模块——发射器(TX)的高速率、高可靠性要求日益严苛。然而，在太空等高辐射环境中，高能粒子可能导致单粒子效应(SEE)，引发数据误码率(BER)飙升。随着数据速率不断提升，传统的体硅平面互补金属氧化物半导体(CMOS)器件性能已难以满足需求。三维结构的鳍式场效应晶体管(FinFET)技术凭借其在速度、面积等方面的优势，成为解决该瓶颈的潜在方案，并广泛应用于航天航空等特殊领域。那么，在单粒子效应耐受性方面，先进的FinFET技术相比传统平面技术究竟表现如何？为了回答这个问题，研究人员针对性地设计了一项对比研究。

为了深入探究和比较不同技术的单粒子效应特性，研究人员在28纳米体硅平面CMOS和亚20纳米体硅FinFET CMOS两种工艺上，分别流片了架构完全相同的16 Gbps发射器测试芯片。通过系统的实验和分析，旨在比较两者的抗辐射能力，并识别其中的敏感模块。该研究成果发表于《Chinese Journal of Electronics》。

研究人员开展此项研究主要运用了以下关键技术方法：首先是基于相同电路架构的测试芯片设计与制备，分别在28 nm体硅平面和亚20 nm体硅FinFET两种CMOS技术上实现。其次，重离子实验在中国原子能科学研究院的HI-13串列加速器上进行，使用了F、Cl、Ti三种离子，入射角为0°，通量为1.5×10⁴ions/(cm²·s)，总注量为1×10⁷ions/cm²。最后，脉冲激光实验被用来模拟单粒子轰击，激光波长为1064 nm，脉冲宽度约25 ps，重复频率1 kHz，光斑直径约2.0 μm，以逐行扫描方式对芯片子模块进行精确照射，用以定位敏感区域和评估抗激光能量阈值。实验中，芯片被减薄以进行辐照，并通过外部控制发送20位800 Mbps并行数据，经TX转换为16 Gbps高速差分信号，由示波器实时捕获和分析波形，以探测和记录单粒子效应事件。为确保PLL（锁相环）不受干扰，实验中还用盖板屏蔽了该区域。

实验研究结果

1. 重离子实验结果

实验观察到，平面技术TX捕获到两种类型的单粒子功能中断(SEFI)波形和三种类型的单粒子瞬态(SET)波形。SET包括单周期SET(O_SET)、单周期双SET(O_DSET) 和多周期SET(M_SET)。而FinFET TX仅观察到一种SET，即O_SET。其中，O_SET和O_DSET（仅出现一次）导致连续数据中出现1比特错误，可通过软件纠错降低误码率。M_SET则导致连续的多比特错误，难以通过纠错修复，需重新发送数据。两种SEFI表现为时钟频率变化导致部分数据丢失，或输出数据完全丢失且仅有微小电压波动，TX功能失常且无法自动恢复，必须重新编程。

截面分析显示，在13.1 MeV·cm²/mg和21.8 MeV·cm²/mg的线性能量转移(LET)下，平面技术TX的SET截面分别是FinFET TX的43倍和49倍。SEFI截面也显示FinFET TX的截面远小于平面TX，例如在21.8 MeV·cm²/mg时，平面技术的SEFI截面是FinFET的9倍。这表明FinFET TX的辐射特性显著优于平面TX。

2. 激光实验结果

在脉冲激光实验中，平面TX在激光能量增至120 pJ时开始出现SET，临界阈值为100 pJ，而FinFET TX的临界点则为160 pJ。在实验中仅观察到O_SET和M_SET现象。激光实验识别出的敏感模块主要包括P2S和CLK_C等数字模块，其中平面技术中的模拟模块DCC较为敏感。

结果讨论

1. 重离子实验讨论

研究人员对实验结果背后的物理机制进行了深入分析。以P2S模块中采用通用传输门结构的触发器为例，当单个粒子击中其中的PMOS时，会向A节点注入大电流，导致P2S输出错误，从而引起TX功能异常。在单粒子效应结束后，电路恢复，产生SET。窄脉冲电流仅导致单个比特错误，即O_SET。而像驱动器使能信号这类尺寸小、负载大的晶体管被击中时，因其充放电电流相对较小，恢复时间较长，从而产生持续时间较长的瞬态脉冲，导致多个比特错误，即M_SET。

对于罕见的O_DSET现象，通过数据分析排除了单个离子轰击产生该现象的可能性。结合HI加速器的离子发射通量和总注量分析，确认O_DSET是由于TX在短时间内被两个离子连续轰击，产生了两个独立的O_SET事件。

对于SEFI，其根本原因是控制TX的锁存器在受到单粒子轰击时发生了单粒子翻转(SEU)，导致TX功能异常且无法自动恢复。实验结果也显示，在LET为21.8 MeV·cm²/mg时，两种技术SEFI截面差异（9倍）小于SET截面差异（49倍）。这与文献报道一致，即当LET超过10 MeV·cm²/mg时，FinFET在SEU截面方面相对于平面技术的改善有限。

2. 激光实验讨论

激光测试确定了P2S、CLK_C等数字模块是辐射敏感模块。在平面技术中，模拟模块DCC也表现出较弱的抗辐射能力。DCC中的一个典型模拟单元是比较器(COMP)，SPICE（Simulation Program with Integrated Circuit Emphasis）仿真表明，在单粒子效应期间，比较器会失去“比较”功能，导致时钟占空比功能失效，从而引发TX输出错误。这是由于模拟单元驱动能力相对较低，更容易受到单粒子效应的影响。

3. 技术讨论

通过对器件结构的比较，研究人员分析了两种技术辐射性能差异的根源。在平面结构中，半导体材料铺展在整个平面上，而FinFET的鳍(Fin, 0.07 μm)插在浅沟槽隔离(STI, 0.038 μm)之间，仅占半导体区域的25.97%，使得晶体管被轰击的概率大大降低，从而提升了辐射性能。其次，FinFET TX的供电电压为0.8 V，而平面TX为0.9 V。先前研究已证明，在传输SET过程中，感应脉冲宽度会随着电源电压的降低而减小。这两个因素共同解释了FinFET技术优异的辐射耐受性。

研究结论与重要意义

本研究通过重离子和脉冲激光实验对比研究了采用体硅平面和FinFET两种CMOS技术制造的16 Gbps发射器的辐射性能。实验结果表明，FinFET技术在抗单粒子效应方面表现出显著优势。在LET为13.1 MeV·cm²/mg和21.8 MeV·cm²/mg时，体硅平面技术的SET截面分别是FinFET技术的43倍和49倍。脉冲激光实验也证实，FinFET TX可耐受的激光能量阈值（160 pJ）高于平面TX（100 pJ）。通过分析各种SET和SEFI的产生原因，并利用SPICE仿真进行验证，研究人员识别出了发射器中的敏感模块。最终，通过技术对比分析指出，FinFET晶体管更优的辐射耐受性主要归因于其更小的半导体区域面积（由于插入了隔离的STI）以及更低的电源电压。

这项研究的意义在于，它通过实验数据直接对比了两种主流纳米CMOS技术在高性能发射器应用中的辐射耐受性，明确指出了FinFET技术在抗单粒子效应方面的固有优势。这不仅为理解先进纳米技术器件的辐射效应机理提供了详实的实验依据，更重要的是，为面向空间、航空航天等高可靠应用场景的高性能SerDes接口芯片选择何种CMOS工艺技术提供了关键的理论参考和设计指导，对提升相关电子系统的在轨可靠性与使用寿命具有重要的实用价值。