基于载流子运动控制技术的1200V 4H-SiC沟槽栅横向MOSFET设计与性能优化

《Chinese Journal of Electronics》：1200 V 4H-SiC Trench Gate Lateral MOSFET with Carrier Movement Control Technology

本文报道了一种新型1200V 4H-SiC沟槽栅横向扩散MOSFET（LDMOS），其引入了沟槽栅和N型埋层（NBL）以实现载流子运动控制。该研究旨在解决传统SiC LDMOS中因SiC/SiO2界面态导致的漂移区电子迁移率下降和击穿电压（BV）受限等关键问题。仿真与实验结果表明，所提出的新结构在漂移区电子迁移率、比导通电阻（Ron,sp）和击穿电压方面均获得显著提升，为高性能全SiC集成驱动芯片的开发提供了关键器件解决方案。

　　

在追求更高能效、更高功率密度的电力电子领域，传统的硅基绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor， IGBT）正逐渐达到其材料极限。而碳化硅（SiC），特别是4H-SiC，凭借其高临界电场、高热导率和高功率密度等卓越的物理特性，被视为下一代功率开关器件的理想材料。其中，SiC金属氧化物半导体场效应晶体管（MOSFET）成为替代硅基IGBT的最有力竞争者，尤其在高温、高压等严苛应用场景中前景广阔。

然而，现有的SiC功率器件商业化之路并非一片坦途。当前，垂直结构的SiC MOSFET（Vertical SiC MOSFET）虽已实现大规模生产，但其驱动芯片通常仍基于硅材料制造。这颗“硅心”成为了木桶的短板，限制了垂直SiC MOSFET在更高温度和强辐射等极端环境下的应用潜力。为了解锁SiC材料的全部性能优势，实现“全SiC”单片集成，即在同一颗SiC芯片上集成功率器件和驱动电路，变得至关重要。SiC横向扩散MOSFET（Lateral Diffused MOSFET， LDMOS）正是实现这种“片上系统”级集成的关键器件。

遗憾的是，SiC LDMOS的设计之路充满挑战，其性能受到一个根本性问题的制约：SiC与栅氧化层（SiO₂）之间的界面存在大量缺陷态（Interface States）。这些界面态就像是高速公路上遍布的“减速带”和“路障”，不仅严重降低了沟道区（Channel Region）内电子的迁移率，也同样影响了漂移区（Drift Region）电子的运动。这导致器件在导通时电阻偏高（具体表现为比导通电阻R_on,sp较大），造成了不必要的能量损耗（导通损耗）。同时，为了获得高的击穿电压（Breakdown Voltage, BV），传统设计通常需要采用降低表面电场（RESURF）等技术，这又可能进一步恶化导通电阻，使得R_on,sp与BV之间的权衡（Trade-off）关系难以优化。

为了破解这一困局，研究团队提出并研究了一种创新的器件结构。这篇发表在《Chinese Journal of Electronics》上的论文，题为“1200 V 4H-SiC Trench Gate Lateral MOSFET with Carrier Movement Control Technology”，介绍了一种集成了沟槽栅（Trench Gate）和N型埋层（N-type Buried Layer, NBL）的1200V 4H-SiC LDMOS。其核心思想是“载流子运动控制”——通过精巧的物理结构设计，主动引导和优化电流路径，将电子“驱离”受界面态影响严重的表面区域，从而达到同时提升电子迁移率、降低导通电阻并提高击穿电压的“一石三鸟”之效。

为了开展这项研究，研究人员主要运用了以下几项关键技术方法：首先，他们使用Sentaurus Process工具对器件的整个制造工艺进行了校准仿真，以精确模拟和预测器件的结构与电学特性。其次，通过技术计算机辅助设计（TCAD）仿真，深入分析了载流子的运动路径、电子迁移率分布以及电场分布等关键物理图像。在研究过程中，他们建立并对比了传统平面栅结构和所提出的新型沟槽栅+NBL结构的仿真模型，其中新型结构的制造流程模拟包括了在P型外延层上进行氮离子注入形成NBL、后续P型外延再生长、90度干法刻蚀形成沟槽栅、多晶硅回填与化学机械抛光（CMP）等关键步骤。此外，仿真中在SiC/SiO_{2>界面（包括栅氧区域）引入了缺陷态模型，以确保模拟的准确性。最后，将新结构的仿真性能与已报道的其他SiC LDMOS研究成果进行了系统的比较和基准测试，以评估其技术优势。}

结构与机理

论文详细阐述了所提出LDMOS的结构。与传统平面栅结构不同，新器件在P型外延区域内引入了一个N型埋层和一个沟槽栅，且沟槽栅的底部延伸至NBL。上下P型外延区通过P⁺区和金属互连与源极相连。这种设计的核心优势在于改变了导通状态下的电子电流路径。仿真结果显示，在传统结构中，电子电流沿漂移区表面流动，极易受到表面界面态的散射。而在新结构中，电子电流被沟槽栅和NBL重新路由，主要沿沟槽栅的侧壁流动，然后穿过NBL。这一路径变化，使得电子远离了界面态密集的SiC/SiO₂界面。通过分析特定位置（如图1所示的A、B/B1、C点）的电子迁移率，研究发现，在漏源电压V_DS=400V时，新结构在漂移区（B点和C点）的电子迁移率相比传统结构分别提升了793%和213%，实现了2到8倍的显著改善。对平行和垂直于电流路径的电场分析进一步证实，在新结构的漂移区，平行电场增强以加速电子漂移，而垂直电场几乎可忽略，从而有效消除了界面态的散射效应。

结果与讨论

在电学性能方面，新结构展现出全面优势。

首先，在关态击穿特性上，得益于NBL对上下P型外延区的同时耗尽效应（电荷补偿效应），以及沟槽栅和NBL对源侧电势分布的优化，新结构在器件总长更短的情况下，击穿电压达到了1252V，相比传统结构的1039V提升了20.5%。其次，在开态输出特性上，由于沟道区和漂移区电子迁移率的提高，新结构的电流驱动能力显著增强。在栅源电压V_GS=20V时，线性区电流（V_DS=2V）和饱和区电流（V_DS=400V）分别提升了29.3%和109.46%，比导通电阻R_on,sp相应降低。研究还通过参数扫描，系统分析了顶部P型外延厚度T_P、NBL厚度T_N及其掺杂浓度D_N对R_on,sp和BV的影响规律，为器件优化设计提供了指导。最终，在与文献中其他已报道的SiC LDMOS性能对比图中，本文提出的结构在R_on,sp-BV权衡曲线上达到了最佳水平，表现出最低的比导通电阻。

结论

本研究成功提出并验证了一种采用载流子运动控制技术的1200V 4H-SiC沟槽栅横向MOSFET。该器件通过引入沟槽栅和N型埋层的协同设计，创新性地改变了载流子的传输路径，使其远离界面态影响的表面区域。这一设计带来了多重显著效益：它不仅大幅提升了漂移区的电子迁移率（在V_DS=400V时可达传统结构的2-8倍），还有效降低了比导通电阻（提升了29.3%），并同时提高了器件的击穿电压（提升了20.5%）。这项工作的重要意义在于，它为解决长期制约SiC LDMOS性能的界面态散射问题提供了一条有效且巧妙的器件级解决方案，而非单纯依赖工艺优化。所获得的最优R_on,sp-BV权衡关系，标志着在高性能SiC LDMOS设计上取得了重要进展。这极大地推动了适用于高温、高压、高可靠性应用的全SiC单片集成驱动芯片的发展，为下一代高效率、高功率密度电力电子系统的实现奠定了关键的器件基础。