基于晶圆键合和多晶硅中间层的72 GHz Ge/Si PIN探测器的设计实现

《Vacuum》：Design realization of a 72?GHz Ge/Si PIN detector based on wafer bonding with poly-Si interlayer

　　陈雪梅|黄远|吴学强|康彦斌|王光华|彭东升|刘廷龙|张帅龙|刘汉宝|魏华|吕俊宏|柯少英|王冲
云南奥力光电子科技有限公司，中国昆明，650223

**摘要**
通过使用可调节的中间层进行键合，可以制造出高性能的光电器件，从而实现无气泡和无位错的界面，这与传统的直接键合技术不同。在本研究中，模拟并设计了四种Ge/Si PIN光电探测器，包括外延生长、传统亲水键合、理想键合以及带有中间层材料的键合方式。中间层键合方法在单晶Ge和Si之间引入了一层均匀的多晶层，以补偿晶格失配。在室温（300 K）下模拟的器件暗电流为-1 V时为0.104 nA。此外，在晶体键合中间层处观察到载流子复合率的增加。这归因于Si与多晶材料之间存在较小的带隙偏移，从而提高了异质界面处的空穴积累速率。外延生长器件的3-dB带宽最高值为42 GHz，而键合器件的3-dB带宽为48 GHz。然而，带有多晶中间层的器件的3-dB带宽达到了72 GHz。这一计算值是目前报道的最高水平。这表明中间层键合为Ge/Si PIN探测器提供了实现高3-dB带宽和低暗电流的可行途径。

**引言**
在过去的十年中，基于Si的近红外PIN光电探测器已在信息和通信系统中得到广泛应用[[1], [2], [3], [4], [5], [6]]。与传统的PN结不同，PIN结构具有可调的耗尽区，从而支持更高的调制频率。较厚的本征层进一步增强了耗尽区内的长波长吸收。然而，Si较大的带隙限制了其在红外范围内的吸收能力。锗（Ge）具有较高的红外吸收系数和载流子迁移率。关键的是，其带隙能量（0.8 eV）对应于1550 nm的波长，这在现代光通信中得到了广泛应用，使Ge成为基于Si的近红外PIN光电探测器的理想候选材料。
Ge/Si异质结构的出现促进了基于Si的近红外探测器的发展[[7], [8], [9]]。目前，基于Si的Ge薄膜的制备主要依赖于传统的异质外延技术。由于Ge和Si材料之间的晶格失配为4.2%，在外延生长的Ge/Si异质结构中会出现许多 threading dislocations（TDs）。低温两步外延工艺可以减少生长在Si上的Ge层中的TDs。例如，通过CVD沉积的1 μm厚的Ge层在-1 V时的暗电流密度为20 mA/cm2[10]，而更厚的层（1–3 μm）也显示出相似的电学特性[11]。传统的异质外延通常会导致较高的TD密度，大约为10^7 cm?2，从而导致过高的暗电流并降低探测器性能。虽然低温两步生长等方法可以部分抑制TD的形成，但它们会引入不可避免的厚低温层。这不仅增加了整体的本征厚度，还降低了器件的带宽，凸显了在外延生长的Ge/Si探测器中位错控制与频率响应之间的基本权衡。
Ge/Si键合技术被证明是替代外延工艺的有希望的替代方案[12,13]。特别是，通过低温异质键合技术可以制备出高质量、低失配的薄膜材料[14]。非晶和多晶材料可以作为键合层夹在Ge和Si之间[15,16]。这种方法有助于形成高质量、缺陷最少的异质界面。结合晶格失配的消除，使得Ge/Si垂直PIN探测器能够实现低至150 nA的暗电流[17]。
光电探测器的性能主要通过其响应度、暗电流和3-dB带宽来评估。在现代高速数据网络中，高3-dB带宽对于支持所需的传输速率尤为重要。3-dB带宽的影响由载流子漂移时间（ft）和RC时间常数（fRC）决定。不幸的是，要获得低fRC和高响应度，需要足够厚的吸收层，但这会导致不适当的ft。尽管如此，理论上已经研究了吸收层的最佳厚度[18]。研究表明，理想的厚度在200至500 nm之间，对应10 μm的台面尺寸。与外延技术不同，smart-cut?技术已被用于制备极薄的键合材料[19,20]。最近，实验中测得的最高3-dB带宽为42 GHz[21]。然而，由于亲水反应，在异质界面不可避免地会产生氧化层[22,23]。这种氧化层被认为是一个高障碍，阻碍了载流子的漂移。因此，报道的键合器件带宽仅达到16 GHz，远低于理论值[24,25]。
在本研究中，分别通过直接键合方法、外延方法和理想条件设计并模拟了Ge/Si探测器。通过改变本征层的厚度来研究探测器的电学性能。另一方面，还研究了一种在键合界面引入多晶硅（poly-Si）层作为缓冲层的方法。器件结构的示意图如图1所示。由于非晶Si结晶过程中的分子动力学作用，理论上可以消除氧化层[26]。此外，还分别研究了当前的3-dB带宽、响应度和外部量子效率。同时，还研究了复合率、带能量、电场、电荷浓度、载流子浓度和撞击产生率。在外延器件、键合器件以及带有poly-Si中间层的器件中，-1 V时的暗电流分别为2.7 μA、0.051 nA和0.104 nA。外延器件、键合器件以及带有poly-Si中间层的器件的最高3-dB带宽分别为42 GHz、48 GHz和72 GHz。这是首次在理论上报告72 GHz的带宽和极低的暗电流器件。这项工作为制备满足高速通信要求的Ge/Si PIN探测器提供了指导。

**设备模型**
器件的模拟框架基于三个基本的载流子方程，即泊松方程（1）、连续性方程（2）（3）和载流子传输方程（4）（5）。（1）用于将静电势与空间电荷密度联系起来。（2）（3）和（4）（5）用于描述载流子传输过程和复合过程的产生：
div(ε?ψ)=ρ?n?t=1/q
divjn?+Gn?
Rn?p?t=1/q
divjp?+Gp?
Rp
Jn→=?qμnn??n
Jp→=?qμpp??p

**实验**
薄膜是通过RF磁控溅射在（001）取向的Si基底上生长的。这些基底来自6英寸的商用晶圆，在使用前被预先切割成2 × 2 cm2的片材。对（001）取向的n型Si基底进行了RCA清洗方法处理。（100）i-Ge和p-Ge基底则使用有机溶剂（丙酮和乙醇）和去离子水在超声波浴中清洗10分钟，然后进行旋干。

**结果与讨论**
在退火过程中，Si原子发生显著迁移，重新排列形成有序的晶体（c-Si）或多晶（poly-Si）结构。同时，界面处的氧原子被破坏并解离成单个氧原子，这些氧原子随后与Si原子一起迁移。这一过程分解了密集的氧化结构，使氧原子扩散到中间Si层中[34]。在结晶过程中，这些氧原子变得分散。

**结论**
通过使用带有poly-Si中间层的键合方法、亲水键合方法和外延方法以及理想条件，计算了Ge/Si PIN探测器的性能。由于TD的存在和不可避免的低温层，外延器件的暗电流达到2.7 μA（-1 V）。外延器件的3-dB带宽仅为42 GHz，而键合器件的3-dB带宽为48 GHz。由于没有TD，键合器件的暗电流（约0.051 nA）非常接近理想状态。

**作者贡献声明**
陈雪梅：概念构思、数据整理、研究、写作——原始草稿。
黄远：概念构思、数据整理、形式分析、研究、写作——原始草稿。
吴学强：概念构思、数据整理、研究、写作——原始草稿。
康彦斌：研究、监督。
王光华：数据整理、研究、监督。
彭东升：数据整理、研究、监督。
刘廷龙：数据整理、研究、监督。

**利益冲突声明**
作者声明他们没有已知的可能会影响本文工作的财务利益或个人关系。

**致谢**
C. W. 感谢云南省创新团队（编号202605AS350008）、云南省兴电创意产业人才项目（编号XDYC-CYCX-2024-0025）以及西南联合研究生院的科技专项项目（编号202502AO070013）的财政支持。