铁电哈夫尼亚中的模拟权重更新规则：采用皮焦耳级编程脉冲实现

《Advanced Electronic Materials》：Analog Weight Update Rule in Ferroelectric Hafnia, Using picoJoule Programming Pulses

　　摘要

为了在信息处理效率上与大脑相竞争，神经形态硬件结合了人工突触和神经元，使用混合信号电路和新兴的存储技术。在铁电电阻权重中，两个神经元之间的突触连接强度存储在器件的导电性中。在学习过程中，编程脉冲被施加到突触权重上，这会重新配置铁电畴并调整导电性。降低训练阶段能量成本的一种策略是缩短编程脉冲的持续时间。然而，后者不能短于电阻权重的自加载时间，而自加载时间受到电路内寄生参数的限制。在这项工作中，使用与CMOS后端线集成兼容的工艺制造了铁电电阻权重，该工艺基于铪/氧化锆纳米层。通过将器件面积横向缩小到100平方微米以下，自加载时间缩短到足以实现20纳秒的编程，每脉冲的最大能量消耗为3皮焦耳。此外，在这项工作中，实验测量了使用20纳秒脉冲的权重更新规则，不仅针对不同的脉冲幅度，还针对不同的初始导电状态。我们发现，最终权重由脉冲幅度决定，与初始权重值无关。

1 引言

随着在铪中发现铁电性，这种材料成为实现神经形态电路、人工神经网络（ANN）加速器和模拟非易失性存储器技术的有吸引力的候选材料。在后者中，铁电存储器在密度、保持性能和制造复杂性方面与其他商业可用技术相当[1]。然而，它们有两个关键优势：首先，它们可以用低能量（读操作几飞焦耳，写操作皮焦耳）[2]并以超快速度运行，甚至低于1纳秒[3]。其次，与其他技术（如相变（PCM）或纤维状（ReRAM）存储器）不同，它们不依赖于离子运动或相变，而是依赖于静电效应，因此具有高耐久性（高达10^14次循环[4]）。铁电材料具有一些内在的开关动态，这些动态将开关畴的比例与电场的幅度和施加时间联系起来[5-7]。铁电矫顽偏压（Vc），即净极化值改变符号的电压，取决于脉冲宽度[5, 8]，并且随着脉冲持续时间的减少而增加。因此，为给定设备设计操作规则需要观察编程脉冲参数之间的相互作用。在阵列级别，使用快速脉冲编程不仅在编程速度方面有利，而且在能耗和设备耐久性方面也有利[9]。然而，铁电电阻设备也具有电容特性。因此，内在的设备和电路寄生参数引入了RC延迟，这可能会阻止高速操作[3]。如果接触电阻小于设备电阻，那么随着设备面积的减小，RC延迟也会减小[10]。这种关系在手稿的后面有详细说明。因此，横向缩放忆阻式设备有两个优势：首先，它降低了开关的能量成本。其次，它实现了高速操作。然而，这种缩放并不简单，因为在设备和材料层面都存在许多挑战。这在多晶材料中最为明显，因为设备尺寸接近晶粒尺寸。在激进缩放的基于铪的铁电场效应晶体管（FeFETs）中，三端配置可以通过通道导电性的微妙变化来感知离散畴的开关[11]。这揭示了设备间变化和产率的强烈依赖性，以及如何利用这些变化来实现神经形态应用[14]。使用微米级设备可以缓解这些限制。然而，由于电流很小，仍然难以测量两端设备的开关动态和导电性变化。一种策略是减小铁电层厚度，这通过增加电流泄漏来提高设备的导电性，从而减少电响应中的电容贡献[15]。这种泄漏掩盖了开关动态，但可以通过低于Vc的扫描进行非破坏性状态读取。这种厚度减小也增加了处理复杂性，并需要使用更先进的退火策略来保持与CMOS的兼容性。正如参考文献[16]中已经观察到的，通过在HfO2/ZrO2纳米层下使用WOx中间层，成功地在5纳米厚的薄膜中稳定了铁电性，并将其集成到CMOS技术的后端线中。与单层[17]或双层[18]的铁电隧道结类似，两端设备在极化反转时表现出导电性的变化，这归因于铁电场效应。然而，热激活的导电性表明，直接隧穿并不是所研究设备中的主导机制。与之前的工作[16]相比，我们在W/SiO2/Si晶圆上沉积了相同的功能堆栈，但修改了我们的光刻工艺，将设备面积缩小了100倍，实现了G欧姆范围内的关闭状态电阻。在这项工作中，我们展示了在4到100平方微米的范围内，设备的自加载时间少于20纳秒，这使得编程能量保持在皮焦耳范围内，同时不牺牲开/关比。在基于忆阻元件的神经形态电路和ANN加速器中，传输和在线学习依赖于设备的“抑制”和“增强”特性：在施加编程脉冲时导电性的逐渐增加或减少。这些特性的对称性和线性影响神经网络的电路级性能[19]。现有的电路级实现是为使用相同的编程脉冲而设计的[20, 21]，这与成熟的忆阻技术（如ReRAM [22]和PCM [23]）相关。在这些设备中，电阻状态的切换是由电流驱动的。而在铁电设备中，电阻切换是由场驱动的。因此，增强和抑制的数据集通常采用逐渐增加的幅度方案[24-26]。虽然揭示了相关参数，如开/关比、操作电压和切换的陡度，但这种方案并不能准确反映设备在权重传输或误差反向传播操作中的行为。特别是，它没有反映导电性变化如何依赖于初始导电状态。这可能因材料而异：例如，Boyn等人显示，外延铁电隧道结在相同的脉冲下表现出累积的导电性变化[27]。Siannas等人的一项工作展示了使用间隔100纳秒的相同脉冲序列，在多晶铪突触权重中实现累积的导电性变化[28]。一些神经形态芯片利用忆阻权重的非易失性，在专用电路中实现权重更新规则，例如TEXEL [29]或UNICO [30, 31]处理器。为了采用铁电权重，定义特定于这类材料的权重更新规则并考虑RC效应至关重要。在这项工作中，我们验证了编程条件与RC延迟的关系。然后我们使用20纳秒脉冲测量了不同幅度和初始导电状态的权重更新规则。我们发现，最终权重由脉冲幅度决定，与初始权重值无关，并正式化了权重更新规则。

2 结果和讨论

2.1 导电机制

首先，我们分析了制造出的设备的导电机制。目标是验证不同设备区域的电流密度是否恒定，并估计编程过程中由于焦耳热而散发的功率。在这里以及整个手稿中，偏置施加在顶部电极上，底部电极接地（图1a）。使用PUND方法[32]验证了薄膜中的铁电极化。如图S1所示，使用2.5 kHz波形在1 V时实现了完全切换。然后对设备进行编程并在两个极化方向上测量。图S2中的保持测量显示，编程和读取之间的时间间隔对测量没有显著影响。在低偏置（毫伏）下的非破坏性读取操作揭示了直流电流随偏置的准线性增加，适用于高和低电阻状态（HRS, LRS）（图1b）。如引言中提到的，读取状态下的传输是热激活的。在不同温度下的实验电流-电压特性可以很好地用欧姆导电模型描述，其中电阻的变化归因于导带相对高度的变化（见图S3）。

（a）偏置施加在顶部电极上，用于定义设备面积。（b）对于4平方微米的权重，在高和低电阻状态下进行非破坏性DC-IV测量。（c）在负偏置下编程时，电流受到电极限制。DC-IV实验数据（符号）用指数律拟合（浅绿色）。在正偏置下编程时，电流受到体限制，用幂律拟合（深绿色）。（d）在5 MHz下测量不同尺寸设备的电容。（e）所有测量设备的特征充电时间（τ）保持在20纳秒以下，适用于所有电压范围。在更高偏置下，正负极性的导电机制不同（图1c）。当在顶部电极上施加正偏置（毫伏）时，电流密度J随变化而变化，表明存在陷阱填充极限（TFL）电流[33]。在线性区域，注入的载流子密度小于热生成的自由载流子密度。注入的载流子在介电松弛时间内在氧化物中重新分布。超过阈值时，空间电荷载流子填满了介电氧化物中的所有陷阱，导致随着偏压V的增加，自由载流子密度增加。在这个TFL区域，电流密度为

（1）其中是电子迁移率，是静态介电常数，是自由载流子密度与总载流子密度的比率，是绝缘体的厚度。相反，当在底部电极上施加正偏置时，导电不再受体限制，而是受到电极处载流子注入的限制。实验数据与肖特基发射机制一致：

（2）其中是自由电子质量，指的是氧化物中的有效电子质量，是温度，是真空中的势垒高度，是真空中的介电常数。对于两种极性，都在不同温度下测量了电流-电压特性。如图S4和S5所示，使用TFL和肖特基模型分析这些特性一致地得出了0.28电子伏特的激活能量（TFL区域）和0.21电子伏特的势垒高度（肖特基发射区域）。尽管这个表观势垒低于从能带对齐论点预期的理想肖特基势垒，但在非理想的肖特基接触中，由于势垒不均匀性和缺陷介导的低能量导电路径，这种降低的传输值是常见的[34]。在基于HfO2的堆栈中已经报告了几十分之几电子伏的有效势垒[35, 36]。观察到的不对称性源于电极的不对称性（顶部电极是TiN，底部电极是WOx）。图1中呈现的导电模型是通过拟合4平方微米权重的实验I-V得到的。图1c further 显示了四种不同尺寸设备的J–V特性，通过将I除以标称面积来计算。DC J–V特性重叠，确认了导电性与面积的良好的比例关系。图1c揭示了电流密度特性的差异。正如预期的那样，随着设备尺寸的减小，设备间的变异性增加（见图S6，比较了两个面积范围）。从这些方程中，我们推导出了当施加幅度为Vwrite、持续时间为twrite的编程脉冲时，由于焦耳热而耗散的能量Q：Q = IVwritetwrite。我们估计了焦耳热的上限，对于20纳秒脉冲和Vwrite在3伏特之间的范围。对于面积为24平方微米的设备，当Vwrite = -3伏特时，电流密度Jmax最高，Jmax = 安每平方米。因此，编程能量的上限为Q = 3.1皮焦耳。

2.2 在缩放设备中的铁电切换

在这项工作中，随着脉冲持续时间的减小，横向缩放的电阻权重保持了它们的开/关比。这一点可以通过氧化膜特征充电时间来理解，例如Menzel等人[10]所讨论的。当一个电脉冲施加到一个夹在两个金属电极之间的介电薄膜上时，等效电路是一个与电容Cdev并联的电阻Rdev，以及与电极电阻Rel串联。在参考文献[10]中，作者展示了对于类似的几何结构，特征时间常数等于：

（3）

尽管Rdev和Cdev与器件面积成比例，但电极电阻Rel并非如此，在我们的系统中大约为5 kOhms。这个值是在器件发生电气击穿后测量的。因此，自充电时间可以表示为介电常数和膜厚d的函数：

（4）

观察到漏电流密度J与器件面积无关，并且是常数，这个表达式预测当器件面积A减小时，τ会减小。为了估计τ，我们在5 MHz下测量了不同器件的电容。我们验证了在零偏压下电容与面积成线性关系（图1d），并且在选定的工作电压下C与V无关。Rdev和Jdev随V变化：使用图1c的结果，我们估计了不同V值下τ对器件面积的依赖性。图1e显示，对于大于100平方微米的器件，τ大约为20纳秒。当脉冲持续时间超过τ时，铁电薄膜上的有效电场会小于施加的电压，从而阻止编程并导致开/关比率的崩溃。为了验证这一点，我们在20纳秒、200纳秒和20微秒的不同脉冲宽度下测量了面积在94到1.4平方米之间的不同器件。在每次写入脉冲之后，我们在Vread = 100毫伏下非破坏性地测量了电阻。在每次读写序列之后，Vwrite逐渐增加，如图2上方框所示。多晶材料中的铁电开关通常是通过各个畴的成核和各向异性生长来实现的。畴壁运动的蠕变速度与开关时间成反比，并遵循经验定律Merz[5]：

（5）因此，使用更短电压脉冲进行编程需要相应地增加最大幅度：从20微秒时的2伏特增加到200纳秒脉冲时的3伏特，以及20纳秒脉冲时的3.75伏特。相应的步长分别为48、41和42毫伏。对于每次测量，读电阻R通过在同一器件上操作twrite = 20微秒时测量的动态范围进行归一化。图2a-c中代表了一个具有两种尺寸和三种脉冲宽度的代表性循环。行为是可以重复的，然而，在较小的器件上偶尔会观察到电阻的突然变化，如图S7所示。一个可能的解释是，对于微米级的器件，铁电畴的数量变得离散，导致随机行为[11]。通过定义矫顽电压VC为LTP和LTD曲线dR/dV导数的最优值，我们可以验证薄膜遵循Merz定律（图S8）[5]。外推的激活电压对于负偏压为Va = ?2.9伏特，对于正偏压为Va = 5.3伏特。对于5纳米的厚度估计的激活场分别为5.8和11MV.cm?1。这些值与之前的报告一致，这些报告表明超薄HfZrO4中的开关动态可以用成核限制开关框架[37]来描述。比较图2a-c，我们观察到对于4平方米和94平方米的器件，随着twrite的减小，开/关比率没有退化。相比之下，在之前关于大面积（10000平方米）电阻权重的研究中，随着编程脉冲宽度的减小，开/关比率会崩溃：与20微秒脉冲相比，20纳秒脉冲使开/关比率降低了76%[16]。这些结果证实了本工作中器件的自加载时间短于20纳秒。图2在图查看器中打开

4平方米（红色符号）和94平方米（蓝色符号）两种器件的增强和抑制特性。权重是通过将读电阻（在Vread = 100毫伏时）归一化由LTP/LTD实验在twrite = 20微秒时提取的动态范围来计算的。在a)中，twrite = 20微秒，Vwrite在2到-2伏特之间变化。在b)中，twrite = 200纳秒，Vwrite在3到-3伏特之间变化。在c)中，twrite = 20纳秒，Vwrite在3.75到-3.75伏特之间变化。

2.3 铪酸锆/二氧化钨双层中的非对称电阻开关

为了深入了解导致LTP和LTD分支不对称的机制，测量了完整的迟滞回线。应用写-读序列。对于连续的编程脉冲，电压Vwrite逐渐增加直到VMAX，然后从Vwrite = VMAX逐渐减小到Vwrite = -1.6伏特，在这一点上，极化在LRS中饱和。偏压以直流模式施加，对应于40毫秒的长积分时间。在每次写脉冲之后，在Vread = 100毫伏下测量电阻。对于每次VMAX的增加，测量两个迟滞回线。对于前两个循环，VMAX设置为1伏特（图3中的黄色线）。然后，实验重复使用更高的VMAX，直到3伏特（图3中的深蓝色线）。图3在图查看器中打开

（a）在4平方米器件上，经过40毫秒的直流脉冲（幅度为Vwrite）后的稳态电阻（R100mV）。在增加最大幅度（VMAX）之前进行了两次循环，第二次循环以线条显示。颜色条表示每个循环的最大幅度（VMAX）。将第二次循环与第一次循环在增加幅度时的情况进行比较（散点数据），我们观察到它遵循了之前循环的路径，然后由于直流伪脉冲长时间施加的高场而进一步受损。这导致了矫顽场和静电充电的增加。（b）测量方案的草图，表示在相同VMAX（例如1.4伏特）下的两个循环，接着是在更高MAX（这里是1.6伏特）下的两个循环。测量方案的放大显示，在每次编程脉冲之间，电阻在Vread = 100毫伏下测量。图3揭示了四个观察结果。首先，从原始条件开始增加VMAX会导致更陡峭的权重更新。在施加更高VMAX后的循环中测量的电阻增加。其次，我们发现，在相同最大电压VMAX之后的两个连续循环的增强和抑制数据重叠。这由散点数据（填充圆圈）说明，例如，在VMAX = 1.4伏特后（图3中的蓝色和橙色符号），以及在VMAX = 2.4伏特后（图3中的灰色和紫色符号）。一致地，在施加降低幅度的脉冲后测量的读电阻是恒定的。这表明增加VMAX导致了器件属性的不可逆变化。第三，我们观察到在高频电阻状态（HRS）中增加VMAX后的电阻变化比在低电阻状态（LRS）中更为明显。最后，当Vwrite低于-0.8伏特时，LRS饱和：这是预期的，因为这对应于所有铁电畴都已切换并沿相同方向排列的情况。然而，即使对于高达3伏特的Vwrite，HRS也没有观察到饱和。对于如此高的电压，读电阻在Vwrite降低时的轻微增加表明，在长时间的编程脉冲和大的偏压下，涉及了其他机制。这些机制可能是可逆的离子运动[38]，hafnia和WOx之间的氧化还原反应[39]，或电荷捕获[40]。在文献中，通常报告说这样的操作条件对耐久性有害[41]。一致地，疲劳测量显示1.5伏特波形的耐久性是稳定的，而在将幅度增加到2伏特后，经过104次循环后极化发生了变化（图S9）。器件的耐久性很好，在1010次循环后没有介电击穿。这样的观察进一步说明了使用短脉冲对突触权重进行编程的合理性。

2.4 铁电电阻权重的更新规则

为了模拟训练或权重转移操作，我们对一个器件进行了300次独立的测量，使用写-读序列。脉冲具有随机幅度（在-3到+3伏特之间）和固定宽度（20纳秒）。在随机写入之间不重置器件。通过考虑脉冲顺序，我们记录了给定写入电压（Vwrite）达到的初始（Rinitial）和最终（Rfinal）电阻状态，以及电阻的变化（ΔR = Rfinal-Rinitial）（图4）。这种排序导致了初始器件状态和写入脉冲幅度的随机组合。我们注意到，与图3相比，开/关比率（最大和最小电阻之间的比率）是适中的，这与由铁电开关主导的状态一致。图4在图查看器中打开

在幅度为Vwrite、持续时间为twrite = 20纳秒的编程脉冲之后，我在Vread = 100毫伏下测量了权重的电阻Rfinal。颜色条（ΔR）表示编程脉冲之前和之后的电阻差异ΔR = Rfinal-Rinitial。数据包用两个tanh函数拟合。我们观察到所有数据点都位于S形包络内，这是铁电极化开关的特征。受到Preisach铁电极化模型的启发[42]，我们使用双曲正切函数fupper分别拟合包络的上部（分别为下部）分支：

（6）

其中：

（7）这里，和表示器件的物理饱和极限，表示这两个电阻状态之间的中点，决定切换窗口的幅度。参数设置了转换的中心电压，而控制其陡峭程度。得到的参数值在表1中报告。表1。拟合的参数用于下部和上部切换包络。

值得注意的是，器件的任何电阻变化似乎都仅位于数据集的包络内：迟滞回线内的所有数据点都没有显示出导电性的变化（灰色）。在非切换脉冲后电阻的方差发现低于100 MΩ（图S11）。这表明：（1）只要我们施加足够的场来达到更高的或更低的电阻状态，导电性就与原始状态无关；（2）器件的导电性只通过一个狭窄的场范围变化，可以用来编程精确的导电水平。我们提出引入一个权重更新规则：为了编程一个特定的权重，系统不需要测量或知道确切的实际权重值，只需要知道切换所需的方向（朝向更高的或更低的电阻值）。这可以通过在一个时间步长内存储权重并使用它来选择适当的包络，或者对任一极性进行完全重置并使用相应的包络来实现。然后可以通过应用单个20纳秒的电脉冲来编程新的特定权重。我们基于方程6和表1中导出的函数正式化了以下权重更新规则：

器件切换行为可以使用基于的一组物理上重要的参数的模型来准确描述。对包络内点在写入脉冲后的电阻变化进行的统计分析表明，实验和预期的ΔR值之间的偏差低于300 MΩ（图S12）。

2.5 应用：电压驱动的突触可塑性

作为一个展望，提出了一个针对所研究的突触权重的应用。在参考文献[43, 44]中，N.加尔格等人提出了基于电压依赖性的突触可塑性（VDSP）来实现具有忆阻突触的在线学习电路。我们验证了使用短脉冲操作缩放后的铁电权重可以在不牺牲应用级性能的情况下提高能量效率。这种赫布式可塑性规则基于以下原则：在给定突触的后突触神经元放电时，会测量前突触神经元的膜电位。如果膜电位较低，说明前突触神经元刚刚放电，即时间相关性为正，因此应该增强该突触。相反，如果膜电位较高，说明前突触神经元即将放电：存在负相关性，在这种情况下应该抑制该突触。这种受生物启发的可塑性规则是通过将神经元膜电位直接转换为编程脉冲来实现的。因此，这简化了依赖脉冲时序的突触可塑性（STDP）的实现，避免了复杂的脉冲整形和重叠电路，并充分利用了忆阻器的模拟编程。为了预测电路的学习能力，使用了参考文献[44]中描述的仿真框架。该框架不是基于电压幅度函数的最终权重描述，如方程（8）所示，而是基于描述权重变化与编程电压和初始权重关系的设备模型。从图4中的实验数据，我们得出了所需的表示方法：权重更新作为写入幅度的函数（见图5a）。用于拟合实验数据的方程来自[44]，在方法部分中有详细说明。模型（图5b）使用参数、、、、和来拟合实验数据。这里，和分别表示与增强和抑制相关的指数曲率的拟合系数；和是控制忆阻器在增强和抑制过程中切换的相应阈值电压。和量化了权重值相关的增强和抑制的非线性（见第4.3节）。与原始论文中使用的方法相同，用于模拟MNIST分类任务中输出神经元数量对准确性的影响。结果显示，当脉冲持续时间减少三个数量级时，可以获得类似的准确性（200个输出神经元时为87.88%），从而降低了学习阶段的能量成本。

基于电压依赖性突触可塑性的在线学习。(a) 标准化的权重更新幅度与编程电压和初始权重进行了绘制，并显示了测量数据和模型响应。(b) 示意图展示了脉冲神经网络，其中MNIST数据库中的2828像素灰度图像被展平并提供给784个输入神经元，这些神经元通过VDSP学习规则更新的忆阻突触与N个输出神经元紧密连接。(c) 网络的分类性能作为输出神经元数量的函数进行了绘制。报告的分类准确性与之前使用STDP训练的无监督脉冲神经网络的研究结果一致。例如，完全基于软件的无监督STDP应用于MNIST时，对于具有100个输出神经元的全连接单层网络，可以达到82.9%的准确率[45]。对于STDP训练的忆阻脉冲神经网络也报告了类似的表现水平[46, 47]。与监督全连接网络相比的差距主要反映了使用无监督学习训练的单层架构的局限性，而不是设备模型或提出的更新规则所施加的限制。值得注意的是，在之前的工作中，当将相同的电压依赖性可塑性规则应用于脉冲卷积神经网络时，在MNIST上实现了超过98%的准确率[48]，这得益于卷积拓扑结构改进的空间特征提取能力。基于这些结果，未来的工作将研究在更深层和卷积脉冲架构中部署所提出的学习规则，以及整合第三个调节因子以实现任务驱动或奖励调节的学习。

3 结论

在这项工作中，我们解决了与基于忆阻技术的神经形态系统训练相关的能量成本降低挑战。我们使用完全符合后端生产流程的工艺，制造了基于hafnia/zirconia纳米层的铁电电阻器件。通过将器件面积横向缩减到100平方微米以下，我们证明自加载时间足够短，可以实现可靠的20纳秒编程脉冲，从而实现超快操作，而不会影响开/关比或器件耐久性。在这种模式下，编程脉冲最多只消耗3皮焦耳的能量。我们实验性地确定了这些器件在20纳秒脉冲下不同电压幅度和初始导电状态下的权重更新规则。结果揭示，最终导电性完全由脉冲幅度决定，并且与初始权重无关。这种行为定义了一种确定性和幅度可控的学习机制，简化了神经形态电路中训练和权重传输操作的实现。总体而言，这项研究通过将铁电材料的缩放与电路级性能联系起来，为高速、低能量的神经形态硬件建立了一条明确的设计路径。所展示的20纳秒编程模式，结合可预测和幅度依赖的更新规则，为在CMOS兼容的神经形态加速器中实现高效片上学习铺平了道路。

4 实验部分

4.1 制造

基底是2微米厚的SiO2在Si芯片上。在功能堆栈之前，先溅射了一层50纳米厚的W薄膜（与参考文献[16]中的相同）。使用Oxford Instruments公司的等离子增强原子层沉积（PEALD）系统，先沉积了20纳米厚的TiN，然后在360摄氏度下沉积了45周期的WOx。生长速率通过椭圆偏振法确定为0.495安培/周期。之后，在300摄氏度下沉积了5纳米厚的[HfO2/ZrO2]纳米层，每层0.5纳米。它由五个超周期组成，每个超周期包括五个tetrakis (ethylmethylamino) hafnium (IV) (TEMAH) 和 O2等离子体沉积周期，生长速率为1.05安培/周期，以及十个bis (methylcyclopentadienyl) (methyl) (methoxy) zirconium (IV) (ZRCMMM) 和 O2等离子体沉积周期，生长速率为0.548安培/周期。之前的分析表明，在相同条件下沉积的薄膜为Hf0.57Zr0.43O2[49]。HZO固溶体（包含一个TEMAH周期和两个ZRCMMM周期的25个超周期）和(HfO2/ZrO2)堆栈（包含五个TEMAH周期和十个ZRCMMM周期的5个超周期）的X射线反射光谱显示出相似的条纹（见图S9），表明这两种薄膜的总厚度相似。然而，使用一个或五个超周期制造的薄膜的电气性质通常不同[16, 50]。然后原位沉积了10纳米厚的TiN。使用毫秒级闪光灯退火进行结晶：样品在375摄氏度下预热，随后施加了20毫秒、90焦耳/平方厘米的脉冲。然后溅射了50纳米厚的W金属电极。顶部电极通过电子束光刻和反应离子刻蚀（RIE）定义。底部电极通过HfO2/ZrO2、WOx、TiN和W层的光刻和离子束刻蚀定义。然后沉积了100纳米厚的SiO2钝化层。通过电子束光刻定义了通向器件顶部和底部电极接触的通孔。然后通过RIE刻蚀SiO2层，接着通过离子束刻蚀HfO2/ZrO2和WOx。然后溅射了100纳米厚的W。然后通过光刻和RIE定义了金属线。

4.2 电气特性

所有的脉冲电气测量都是使用Agilent B1500A半导体参数分析仪进行的。观察电阻切换不需要唤醒程序。对于每个新的、未经使用的器件，首先在低电压（200毫伏）下测量5次直流循环。将写入脉冲Vwrite施加到连接到器件顶部电极的端子上，同时通过第二个端子将底部电极接地。疲劳测量确认，除非器件在高偏压下表现出稳定行为，直到10^4次循环，在中等偏压下可达到10^8次循环（见图S10）。脉冲是使用波长生成器/快速测量单元（WGFMU）结合远程感应和开关单元（RSU）模块生成的，该模块集成在B1500A系统中。通过从-100伏到+100伏的电压扫描，在金属-铁电-金属电阻器件的顶部和底部电极之间提取差分读取电阻（R100mV）。电阻是在两个极端偏压点（-100伏和+100伏）的平均值计算的。对于R100mV与Vwrite的表征，执行交替的写入和读取步骤，同时逐渐增加Vwrite的幅度，以追踪从0伏开始的全迟滞环。在LTP/LTD测量中，在实验之间应用了1000次周期、1.5伏幅度的重置条件步骤，频率为1千赫兹，然后再修改写入脉冲的幅度或宽度。重置条件序列的目的是在测量前为每个器件提供相同的起始点。对于随机脉冲VDSP实验，使用了相同的写入和读取参数，但是不是通过增加电压来追踪迟滞环，而是施加随机的正或负脉冲。进行了300次写入和读取的序列。电容测量是使用B1500A的多频电容测量单元（MFCMU）模块进行的。电容是在高达5兆赫的最高可能频率下，以500毫伏的幅度，5毫伏的步长和30毫伏的小信号AC幅度测量的。铁电和疲劳测量是使用aixACCT Systems TF Analyser 3000进行的（见第S1节和S6节）。

4.3 VDSP和SNN仿真

为了评估学习性能，在MNIST手写数字数据集上进行了脉冲神经网络（SNN）仿真。仿真的方法在参考文献[44]中有描述，并在此总结：输入图像被编码为恒定电流，并由一个漏电积分-发射神经元的编码层转换为脉冲列，发射率与像素强度成正比。这些脉冲由忆阻突触加权，并由输出层的神经元积分。输出神经元通过赢家通行所有拓扑连接，这样在任何给定时间只有一个神经元处于活跃状态，对应于网络的决策。神经元模型、训练和评估程序以及超参数遵循之前工作中使用的标准实现。训练是无监督进行的，没有使用MNIST数据集训练子集中的60,000个样本的标签。收敛后，固定了突触权重，并重新使用训练数据集为每个输出神经元分配一个类别标签。然后在MNIST测试集上评估训练好的网络，以计算识别准确率。权重更新，表示为，被建模为依赖于施加电压的切换率函数（）和依赖于权重的窗口函数（）的乘积：

这里，和分别表示与增强和抑制相关的指数曲率的拟合系数；表示施加的电压；和是控制忆阻器在增强和抑制过程中切换的相应阈值电压。

窗口函数描述了权重更新如何依赖于初始状态（），并负责在连续切换事件中观察到的乘法行为。和是增强的非线性拟合参数。更新后权重被限制在0和1之间，以避免数值错误。使用一个缩放因子（）来调整施加到忆阻器的实际电压，使其匹配忆阻器的操作范围。这个因子基本上将计算信号（以膜电位的形式）转换为忆阻器切换所需的适当电压水平。这些参数之间的关系可以表示如下：

在这个方程中，编程电压（）是神经元膜电位（）、忆阻器的拟合阈值（）和缩放因子（）的乘积。在ANN中，类似于学习率的角色，它调节了权重变化的程度。仅通过网格搜索（grid search）优化了不同网络规模的LTP（长时增强）和LTD（长时抑制）的缩放因子。对于具有十个输出神经元的网络，缩放因子被设置为特定值；对于50和100个输出神经元的网络，使用了其他特定值；对于200个输出神经元的网络，缩放因子被设置为另外一组特定值。

致谢
作者感谢IBM公司的Binning和Rohrer纳米技术中心、S. R. Mamidala、D. F. Falcone、U. Drechsler、A. Olziersky以及S. Reidt的支持。本研究得到了瑞士国家科学基金会（SNSF）ROSUBIO项目（编号218438）、SERI SwissChips项目、欧盟Horizon.2.4计划ViTFOX项目（编号101194368）以及欧盟Horizon.1.2计划TOPOCOM项目（编号101119608）的资助。开放获取出版的工作得到了苏黎世联邦理工学院（ETH Zurich）的支持，这是基于Wiley与苏黎世联邦理工学院通过瑞士学术图书馆联盟（Consortium Of Swiss Academic Libraries）达成的合作协议。

利益冲突
作者声明不存在任何利益冲突。

数据可用性声明
本手稿中收集的实验数据可公开获取，链接为：https://doi.org/10.5281/zenodo.19972250