在准二维h-BN/1T-TaS2场效应器件中，可通过电场和磁场调节电荷密度波的传输特性

《Advanced Electronic Materials》：Electrically and Magnetically Tunable Charge–Density–Wave Transport in Quasi-2D h-BN/1T-TaS2 Field Effect Devices

　　摘要

控制低维材料中的集体电子相位是开发基于电荷密度波（CDW）技术的核心挑战。在这里，我们报告了可以利用垂直的电场和磁场来调节准二维材料1T多型二硫化钽（1T-TaS2）中的电荷密度波传输。通过使用带有顶部栅极和底部栅极配置的六方氮化硼（h-BN）包层的薄膜异质结构，我们发现电栅极控制会导致去钉扎阈值发生非单调变化——这种行为与准一维电荷密度波系统不同。我们进一步展示了垂直磁场可以提高畴去钉扎的阈值电压，并能驱动从不共格到接近共格的电荷密度波相变，证明了可以通过磁场来控制二维电子-晶格凝聚态。所获得的结果揭示了控制电荷密度波畴动态的机制，并揭示了结合电场和磁场控制作为设计低功耗设备和极端环境电子产品的策略。

1 引言

电荷密度波（CDW）材料为低功耗和高频电子设备提供了一个有前景的平台，因为它们的集体电子-晶格状态可以通过外部刺激进行重新配置。因此，CDW去钉扎的阈值和调节相变的能力是设备设计的关键参数。某些具有强各向异性费米表面的金属的CDW相构成了电子电荷密度的周期性调制以及相应的晶格畸变[1, 2]。早期对体块准一维（准1D）金属晶体中Peierls型CDW的研究展示了多电阻相、非欧姆电子传输和电压驱动的电流振荡[3-6]。尽管准1D Peierls型CDW晶体表现出明确的去钉扎现象，但电场和磁场对二维（2D）系统中CDW动态的影响却很少被探索。在准1D三硒化铌（NbSe3）和三硫化钽（TaS3）电子材料中已经展示了栅场对去钉扎阈值（ET）的调节[7]。然而，外部场对共格-非共格（NC-IC）CDW畴的影响仍然有限。不同晶体结构和维度下CDW形成和行为的物理机制存在显著差异。在准1D系统中，Peierls不稳定性占主导[1, 8-12]，而层状的准2D范德瓦尔斯（vdW）材料引入了费米表面嵌套和电子-声子耦合之间更复杂的相互作用[13, 14]。准2D材料1T多型二硫化钽（1T-TaS2）由于其丰富的CDW相变序列而成为一个有趣的研究平台：在216 K以下为共格CDW（C-CDW）相，在216至352 K之间为接近共格CDW（NC-CDW）相，在352 K以上为非共格CDW（IC-CDW）相[15-22]。在NC-CDW相中，传输由纳米级的C-CDW畴和金属IC-CDW畴壁分隔，产生了相关的效应、渗透效应和电子-声子耦合的复杂相互作用。先前的研究表明，大的平面电场不会在1T-TaS2中诱导出共格CDW滑动；相反，相变和滞后通常是由于局部焦耳加热引起的[23-27]。尽管如此，CDW畴的去钉扎确实会发生，并表现为dI/dV的波动特征和低频噪声[19-21]。我们之前已经证明垂直电场可以调节甚至诱导NC-CDW ? IC-CDW相变，这突显了CDW畴网络对栅极控制的敏感性[16]。然而，还没有全面的研究探讨垂直电场或磁场如何影响畴去钉扎的阈值，这可能是由于在没有明显集体电流产生的情况下监测阈值场ET的难度所致。理解这些场效应不仅对基础科学有重要意义，而且在技术上也很重要。已经基于1T-TaS2开发了几种类型的CDW设备，包括利用NC-CDW ? IC-CDW相变来诱导振荡相动态以解决优化问题的电压控制振荡器和神经形态网络[28, 29]。由于NC-CDW畴配置的超快切换，CDW设备的操作频率可能接近太赫兹（THz）范围[30-32]。即使CDW相变是由局部焦耳加热驱动的，纳米级的1T-TaS2设备也预计可以达到吉赫兹（GHz）频率[26]。因为维度[33]、无序[34, 35]和相关效应[36]对2D材料中的CDW行为有重要影响，因此阐明外部场如何调节去钉扎阈值和相稳定性对于推进基于CDW的电子组件至关重要。电场和磁场既扰动单粒子电子结构，也扰动集体CDW凝聚态[3, 9]。在CDW系统中，这些扰动可以改变钉扎势，修改畴壁的连接性，或者稳定竞争相[7, 16, 38]。在1T-TaS2中，这些相互作用进一步受到强烈的电子-电子关联[20]和极化子共格超结构[39-44]的复杂化，使得场驱动的效果与准1D Peierls系统中的效果根本不同[23-25]。栅场可以在金属畴壁内重新分配载流子[16]，而磁场可能影响费米表面几何形状或诱导Anderson-Mott类型的局域化效应，从而改变去钉扎阈值或CDW相边界[37, 38]。受这些未解决问题的启发，我们研究了垂直电场和磁场如何影响h-BN/1T-TaS2异质结构中的CDW畴去钉扎和相变。通过使用顶部栅极和底部栅极架构，我们考察了由于栅场强度和穿透深度不同而可能产生的差异。我们研究了磁场诱导的设备特性变化的可逆性和单调性，以确定是否仅靠磁场就能触发NC-CDW → IC-CDW相变。这里呈现的结果和见解有助于加深对准2D材料中场可调CDW动态的理解，并为基于1T-TaS2的实际电子应用奠定了基础。

2 结果与讨论

2.1 设备制备和电流-电压特性

使用化学气相传输（CVT）方法合成了体块1T-TaS2单晶体[45-48]。从CVT生长的1T-TaS2晶体上机械剥离出厚度为10-100纳米的薄膜，并将其转移到Si/SiO2衬底上。通过原子力显微镜（AFM）和光学对比分析确认了薄膜的厚度。为了保护1T-TaS2晶体免受氧化和表面污染，使用了六方氮化硼（h-BN）作为覆盖层。源极-漏极和顶部栅极接触点通过电子束光刻进行图案化，然后通过原子层刻蚀移除了源极-漏极接触点下方的h-BN层。接触点通过电子束蒸发沉积了厚度为10/100纳米、横向尺寸为1-3微米的Ti/Au。本研究使用了两种类型的栅极控制：通过约30纳米厚的h-BN介电层的顶部栅极控制，以及通过300纳米厚的SiO2衬底的背面栅极控制。背面栅极由沉积在高度掺杂（p+）Si衬底上的银接触点组成，该区域已去除SiO2。本研究制造并测试了超过20种不同通道厚度和源极-漏极间距L < 3微米的h-BN/1T-TaS2设备。正文中呈现的数据分别来自顶部栅极实验的设备1（通道厚度约30纳米），底部栅极实验的设备2（约15纳米），磁阻实验的设备3（约100纳米），在垂直磁场下的温度驱动相变实验的设备4（约10纳米），以及在磁场下的电流驱动相变实验的设备5（约15纳米）。图1a展示了h-BN封装的顶部栅极1T-TaS2设备的示意图。图1b和c分别显示了一个代表性的h-BN/1T-TaS2 CDW设备的通道区域的AFM图像和高度剖面。测试设备的光学显微镜图像见图S1。

设备结构和电气特性。(a) 带有顶部栅极的h-BN/1T-TaS2异质结构设备的示意图。(b) 带有顶部金属电极的代表设备通道区域的倾斜AFM图像。(c) AFM高度剖面显示了h-BN覆盖层（约33纳米）、1T-TaS2通道（约40纳米）和金属接触点的厚度。(d) 在室温（RT）下测量的1T-TaS2设备的典型I-V特性。箭头指示了源极-漏极偏压扫描的方向；VH代表NC→IC-CDW相变，而VL代表IC→NC-CDW相变。VD表示的偏压对应于从导数I-Vs确定的畴去钉扎的起始点。(e) I-Vs滞回区域的放大图像，显示了栅极的效应。(f) 设备的导数特性dI/dV，显示了CDW畴去钉扎的阈值，分别对应于正向偏压和反向偏压。图(d)、(e)和(f)中的数据是针对设备1的。图1d显示了在室温（RT）下测量的1T-TaS2 CDW设备的典型电流-电压（I-V）特性。该设备的通道厚度约为30纳米。电压扫描的方向由弯曲的箭头指示。滞回是由于在VH偏压下的NC→IC-CDW相变和在VL偏压下的反向IC→NC-CDW相变之间的热驱动转变引起的。局部加热是由纳米级厚通道中的源极-漏极电流产生的。NC-CDW相比IC-CDW相更具电阻性。低偏压下的温度依赖性电阻率测量显示，在加热时NC→IC-CDW相变在约365 K处开始，在冷却时IC→NC-CDW相变在约340 K处开始（见图S2）。这种行为与之前的研究和CDW序参量的理论模型一致[16-21]。图1e展示了室温（RT）下顶部栅极设备中栅压对场驱动相变VH和VL的调制效应。结果表明，施加顶部栅极偏压（-5至2 mV）会改变CDW相变。观察到的部分可逆性表明栅电场可能会引起C-CDW畴结构的永久性改变，可能是通过周围IC-CDW相的充电、移动或合并——导致I-V滞回环的位移[16]。这种行为与准1D CDW材料（如NbSe3）不同，在那里栅极诱导的变化会导致去钉扎阈值的可逆调制[7]。由于1T-TaS2中载流子的浓度相对较高，估计的平均穿透深度为几纳米。在准2D 1T-TaS2中，栅极控制可能影响靠近栅极介电层的C-CDW畴，栅极会非单调地改变CDW相变[16]。由于通道层的厚度大于电场穿透深度，并且由于这种2D材料中没有集体CDW电流分量，因此滞回的调制很小[16]。不可逆性表明栅电场会引起C-CDW畴的永久性改变。在足够强的场下，畴可能被周围IC-CDW相中的电子电荷，发生位置移动或与相邻畴合并，导致结构变化。在测量过程中，通过将I-V扫描间隔两分钟来确保热效应的控制。控制测量证实了滞回环面积几乎保持不变，表明栅极偏压引起的滞回变化源于电场效应，而不是局部加热，后者通常会减小滞回大小[23, 28]。源极-漏极电流使CDW畴变软并诱导滞回，而栅极产生的电场则修改了畴结构和电荷。为了监测1T-TaS2中的畴去钉扎起始点，我们使用了导数I-V特性。图1f显示了在室温（RT）下正向和反向偏压下的dI/dV与施加的偏压。导数I-Vs的使用方法参考了我们之前的报道[16, 23, 28]。2D CDW材料中的畴去钉扎与准1D CDW材料中的不同。准1D CDW材料在去钉扎阈值处电流会突然增加，这是由于CDW滑动的开始和集体电流的出现[6]。而在1T-TaS2等准2D系统中，畴去钉扎不会导致明显的集体电流，也不会改变I-V曲线的线性特征[23, 28]。去钉扎后，C-CDW畴对外部场的变化更加敏感。图1f中的VD显示了畴去钉扎的起始点。虽然在I-Vs中不可见，但在1T-TaS2中，畴去钉扎明显表现为导数特性dI/dV中的尖峰和低频噪声中的变化[25]。图1f中，畴去钉扎的阈值VD分别用和表示正向偏压和反向偏压。图1d还显示了在室温（RT）下测量的1T-TaS2 CDW设备的典型电流-电压（I-V）特性。该设备的通道厚度约为30纳米。电压扫描的方向由弯曲的箭头指示。滞回是由于在VH偏压下的NC→IC-CDW相变和在VL偏压下的反向IC→NC-CDW相变之间的热驱动转变引起的。局部加热是由纳米级厚通道中的源极-漏极电流产生的。NC-CDW相比IC-CDW相更具电阻性。低偏压下的温度依赖性电阻率测量显示，在加热时NC→IC-CDW相变在约365 K开始，在冷却时IC→NC-CDW相变在约340 K开始（见图S2）。这种行为与之前的研究和CDW序参量的理论模型一致[16-21]。图1e展示了室温（RT）下顶部栅极设备中栅压对场驱动相变VH和VL的调制效应。结果表明，施加顶部栅极偏压（-5至2 mV）会改变CDW相变。观察到的部分可逆性表明栅电场会引起C-CDW畴结构的永久性修改，可能是通过周围IC-CDW相的充电、移动或合并——导致I-V滞回环的位移[16]。这与准1D CDW材料（如NbSe3）不同，在那里栅极诱导的变化会导致去钉扎阈值的可逆调制[7]。由于1T-TaS2中载流子的相对较高浓度，估计的平均穿透深度为几纳米。在准2D 1T-TaS2中，栅极控制可能影响靠近栅极介电层的C-CDW畴，栅极非单调地改变CDW相变[16]。由于通道层的厚度大于电场穿透深度，并且由于这种2D材料中没有集体CDW电流分量，因此滞回的调制很小[16]。不可逆性表明栅电场会引起C-CDW畴的永久性改变。在足够强的场下，畴可能被周围IC-CDW相中的电子电荷，发生位置移动或与相邻畴合并，导致结构变化。在测量过程中，通过将I-V扫描间隔两分钟来控制热效应。控制测量确认了滞回环面积几乎保持不变，表明栅极偏压引起的滞回变化源于电场效应，而不是局部加热，后者通常会减小滞回大小[23, 28]。源极-漏极电流使CDW畴变软并诱导滞回，而栅极产生的电场则修改了畴结构和电荷。为了监测1T-TaS2中的畴去钉扎起始点，我们使用了导数I-V特性。图1f显示了在室温（RT）下正向和反向偏压下的dI/dV与施加的偏压。导数I-Vs的使用方法遵循了我们之前在参考文献[16, 23, 28]中报告的方法。2D CDW材料中的畴去钉扎与准1D CDW材料中的不同。准1D CDW材料在去钉扎阈值处电流会突然增加，这是由于CDW滑动的开始和集体电流的出现[6]。而在1T-TaS2等准2D系统中，畴去钉扎不会导致明显的集体电流，也不会改变I-V曲线的线性特征[23, 28]。去钉扎后，C-CDW畴对外部场的改变更加敏感。图1f中的VD表示了畴去钉扎的起始点。虽然在I-Vs中不可见，但在1T-TaS2中，畴去钉扎清晰地表现为导数特性dI/dV和低频噪声中的尖峰[25]。图1f中的阈值VD分别用和表示正向偏压和反向偏压。图中也显示了对应于滞回宽度的相变点VH和VL。请注意，图1f中的VH和VL与图1d中的迟滞边界完全重合。人们可以在I-Vs特性和导数特性dI/dV中观察到相变，但CDW畴的解钉扎仅在导数特性中表现为尖峰的出现。

2.2 顶栅场效应对CDW畴的影响
图2a展示了在相同顶栅器件下，施加的栅偏压VG对室温（RT）下畴解钉扎阈值的影响，该器件与图1中的器件相同。通过追踪电流波动的起始点，即导数I-Vs图中尖峰的出现，可以发现解钉扎阈值电压与前向和反向源漏偏压都有非单调的依赖性（见图2b）。栅偏压从VG = -5-3 mV开始，以1 mV的步长递增。这对应的电场强度为EG = -0.17-0.1 mV/nm，与使CDW畴解钉扎所需的水平通道场ED = 0.1-0.18 mV/nm相当。不确定性通过红色（正向偏压）和紫色（反向偏压）阴影区域表示，这些区域是通过使用B样条插值从EG = 0 V时对ED和EH进行的四次控制测量中获得的标准差计算得出的。不确定性是从四次连续无栅源漏扫描的平均值的标准差计算得出的。请注意解钉扎阈值相对于栅偏压大致呈对称分布。

电荷-密度波畴解钉扎和迟滞的电控。（a）在栅偏压从-5到3 mV的正向扫描过程中，dI/dV作为源漏偏压的函数。（b）解钉扎起始点作为栅偏压的函数，对于正向（红色）和反向（紫色）源漏偏压。（c）电压调制ΔV/V作为栅电场的函数，用于正向扫描中的解钉扎起始点VD。（d）NC→IC转变的电压调制VH。顶栅产生的电场强度与CDW畴解钉扎起始时的源漏偏压处于同一数量级。数据是针对器件1呈现的。栅偏压对解钉扎阈值VD以及与NC-CDW – IC-CDW转变相关的迟滞起始点VH的影响也可以通过栅偏压引起的电压调制来量化。我们定义由于栅偏压引起的电压调制为ΔV/V = (VH,D(VG) ? VH,D(0))/VH,D(0)，其中VH,D(VG)表示在某个VG值下的迟滞或解钉扎阈值，而VH,D(0)表示VG = 0 V时的VH,D。解钉扎和相变的栅压调制分别显示在图2c和d中。应当注意，解钉扎起始点VD的电压调制相对于栅偏压大致是对称的。

2.3 底栅场效应对CDW畴的影响
顶栅和底栅配置的不同可能会导致不同的栅控响应。首先，底栅覆盖的面积更大，且厚度明显大于顶栅，并且用于提供更高的偏压。其次，栅介电材料也不同：顶栅使用h-BN（见图1a），而底栅使用SiO2（见图3a）。在背栅结构中，SiO2栅介电层的厚度为300 nm。采用背栅设计是为了观察在更高电场下栅控对CDW畴解钉扎和相变的影响，这种电场在整个通道上均匀分布。与顶栅器件相比，背栅器件实现的最大电场为±0.2 V/nm，而顶栅器件的最大电场为±0.17 mV/nm。图3b和c分别展示了在200 K和300 K温度下，解钉扎起始点ΔVD/VD相对于栅场VG的电压调制。这些测量中，底栅产生的横截面电场强度大于源漏偏压沿器件通道产生的电场强度，即EG > 100ED。在这种高场范围内，ΔVD/VD随VG的非单调变化在所有研究温度中都存在。作为对比，图3d展示了在低场范围（EG ～ ED）下的背栅器件。与顶栅器件类似，VD的电压调制在栅压下大致是对称的。在准2D 1T-TaS2中观察到的CDW畴解钉扎依赖性与准1D材料（如NbS3、TaS3和NbSe3）的栅控情况不同，后者的解钉扎阈值电压调制随栅场变化是单调的。

2.3 底栅场效应对CDW畴的影响
顶栅和底栅配置的不同可能会导致不同的栅控响应。首先，底栅覆盖的区域更大，厚度也显著大于顶栅，并且用于提供更高的偏压。其次，两种栅的介电材料不同：顶栅使用h-BN（见图1a），底栅使用SiO2（见图3a）。在背栅结构中，SiO2栅介电层的厚度为300 nm。使用背栅设计是为了观察在高电场下栅控对CDW畴解钉扎和相变的影响，这种电场在整个通道上均匀分布。与顶栅器件相比，背栅器件实现的最大电场为±0.2 V/nm。图3b和c分别展示了在200 K和300 K温度下，解钉扎起始点ΔVD/VD相对于栅场VG的电压调制。在这些测量中，底栅产生的横截面电场强度大于源漏偏压沿器件通道产生的电场强度，即EG > 100ED。在这种高场范围内，ΔVD/VD随VG的非单调变化在所有研究温度中都存在。作为对比，图3d展示了在低场范围（EG ～ ED）下的背栅器件。与顶栅器件类似，VD的电压调制在栅压下大致是对称的。在准2D 1T-TaS2中观察到的CDW畴解钉扎依赖性与在NbS3、TaS3等准1D材料中的栅控情况不同，后者的解钉扎阈值电压调制随栅场变化是单调的。

2.4 磁场对电荷密度波畴的影响
同时研究电场和磁场响应对于定义新型电子材料的性能至关重要。在低温下，1T-TaS2会转变为C-CDW相，并经历结构重构，形成由特定层间堆叠顺序稳定的窄带绝缘态。在这个状态下，垂直磁场预计会通过局域化的自旋极化电子（40, 59）以及轨道波函数的收缩和干涉效应（60, 61）来改变传输特性。导电性由C-CDW相中的变程跳跃（VRH）控制，这种跳跃发生在由堆叠缺陷和畴边界引起的局域化状态之间（52, 53, 60-62）。这一点通过C-CDW相中的R(T)∝exp(T?1/3)依赖性得到证实，这种依赖性在100 nm尺度的器件和体材料中都得到了验证（见图S5a,b），与之前的报告一致（52）。图4a显示了厚度约为100 nm的1T-TaS2通道的磁电阻MR = (ρ(B)-ρ(0))/ρ(0) = Δρ/ρ(0)随栅压B的变化。在B ≈ ±9 T和T = 1.8 K时，磁电阻出现了一个有限的、场对称的峰值，约为2.7%。磁电阻随B的平方增大而增加，直到B ≈ 4 T时达到最大值约2.7%（见图S5c），然后在更高场强下线性增长。虽然体材料在B ≈ 7.5 T和T = 1.4 K时磁电阻可达到约20%（见图S5d），但100 nm厚的薄膜材料的磁电阻值大约小一个数量级。1T-TaS2中的磁阻（MR）大小取决于晶体质量、堆叠顺序和长程相位相干性。在薄膜中，体积的减小限制了堆叠无序的路径，电子传输可能主要由表面态主导[39, 53]。磁阻是正的，并遵循二次方依赖性，通常用VRH关系描述：ln[ρ(B)/ρ(0)] = αB2 [53, 60, 61]。系数α取决于特定的跳跃模型[53]。图4（在图查看器中打开）

磁阻和CDW相变对磁场的依赖性。(a) 在C-CDW相中，磁场垂直于通道时的不同温度下的磁阻。图(a)中的数据来自设备3。(b) 展示了在不同施加磁场下，NC→IC和IC→NC相变与温度的关系。(c) 由于施加在通道上的垂直磁场导致的NC→IC和(d) IC→NC相变温度的变化。图(b-d)中的数据来自设备4。我们现在讨论磁场对由NC-CDW—IC-CDW相变引起的电阻与温度滞后现象的影响。尽管1T-TaS2的单个粒子电阻率在高温下不会被磁场改变，但CDW转变温度会受到磁场的影响。图4b显示了垂直磁场如何移动与CDW相变相关的滞后现象。图4c和d展示了垂直磁场如何在连续的加热和冷却过程中改变CDW转变温度。在这种设备中，滞后现象的起始变化随磁场不是单调的。在NC-CDW – IC-CDW转变附近加热设备时，随着磁场的增加转变温度会降低，然后当磁场达到约5 T时达到饱和。我们了解到有一篇关于磁场对体相1T-TaS2中的NC-CDW – IC-CDW相变影响的已发表报告[37]。作者还观察到NC?IC转变的滞后现象具有非单调趋势，这可以用模型TH,L(B) = TH,L (0)+αB+βB2来描述。温度曲线可以解释为磁场局域化与Balseiro–Falicov效应之间的竞争，其中α归因于Balseiro–Falicov模型，β与局域化效应相关[38, 63, 64]。由于1T-TaS2中的费米能级嵌套不完全[65]（例如由于缺陷），材料中存在未成能隙的残余载流子，这些载流子存在于小的电子和空穴口袋中。Balseiro–Falicov机制描述了强磁场如何消除CDW系统中由不完全嵌套留下的小未成能隙的电子和空穴口袋，从而在费米能级打开完整的能隙并稳定CDW，即驱动金属-绝缘体转变。换句话说，磁场抑制了小的电子-空穴口袋并在费米能级打开了能隙，改善了有效的嵌套条件。因此，CDW转变温度最初会随着磁场的增加而升高，直到达到一个临界磁场。超过这一点后，局域化效应变得占主导地位，增强并稳定了不共格的CDW相，最终降低了转变温度。在我们的薄膜通道案例中，对于NC→IC转变（图4c），温度稳步下降；而对于IC→NC转变（图4d），温度首先上升，然后下降，这与体相晶体情况相似。在图S6中展示了在磁场垂直于和平行于通道电流时相应的数据。接下来，我们考虑磁场对电场驱动的CDW畴解钉阈值VD和相变VH的影响。图5a显示了在T = 200 K时，通道厚度约为15 nm的设备在不同垂直磁场值下的I–V特性。磁场改变了NC-CDW—IC-CDW滞后的位置，但没有改变其面积。一旦磁场移除，VH和VD保持相同的值。磁场诱导的VH调制随场强单调增加，与电场门控不同，电场门控在更高偏压下变得非单调。磁场对解钉阈值VD和滞后起始VH的电压调制分别显示在图5b和c中。在2 T时，畴解钉阈值ΔVD/VD的电压调制增加到了约65%，然后饱和。这种大幅度增加可以归因于磁场诱导的局域化位点作为强钉扎中心[9]。这些缺陷显著阻碍了畴的重新排列，需要更高的电场来引发解钉[3, 4]。观察到的饱和表明系统达到了由磁场诱导的局域化位点的最大钉扎状态。进一步增加磁场不会产生额外的钉扎配置。

磁场对CDW解钉和相变的影响。(a) 在200 K时，不同磁场值下h-BN/1T-TaS2异质结构CDW器件的I–V特性。增加磁场使VH,L单调地移向更高的阈值。(b) VD和(c) VH相对于磁场的电压调制。(d) 在6.77 V和200 K时，设备的电阻与磁场的关系。数据来自设备5。对于小磁场（B ≤ 0.3 T），NC → IC-CDW转变的电压调制ΔVH/VH线性增加至约1%。随着磁场进一步增加到0.5 T，电压调制略有下降，然后在B = 9 T时线性增加至约4%。随着垂直磁场的增加，VH的线性单调增加与通过Balseiro–Falicov机制稳定NC-CDW相是一致的[63, 64]。磁场可以通过局域化诱导的钉扎降低1T-TaS2的转变温度[37, 38]。然而，超过解钉阈值VD后，电场驱动动态畴的重新排列，可能抑制了局域化的静态钉扎效应。随着局域化效应的抑制，Balseiro-Falicov效应变得占主导[37, 38]。在这里，磁场改善了费米表面的嵌套，线性增加了相变温度[63, 64]。这种线性增加是显著的、确定性的且非挥发性的，使1T-TaS2器件在存储技术中具有应用前景。一个有趣的问题是关于是否可以在室温（RT）下使用磁场诱导准二维（quasi-2D）CDW 1T-TaS2的CDW相变。图5d显示了当设备在接近NC – IC转变时施加VDC = 6.77 V的偏压时，通道电阻作为磁场函数的变化。可以观察到电阻突然变化了约2.5倍，这对应于从IC-CDW相到NC-CDW相的转变。使用磁场切换CDW相的能力可以用于存储和其他电子应用。磁场切换CDW相的效果让人联想到热辅助磁记录（HAMR）存储[66]。在HAMR中，通过在写入过程中暂时加热磁存储设备来增加存储的数据量，使其对磁场效应更敏感，并允许写入更小的区域[67]。在我们的案例中，施加的源-漏极偏压大于CDW畴解钉阈值，产生局部加热，使畴软化，从而使施加的磁场将材料从IC-CDW相切换到磁场稳定的NC-CDW相。测量使用了几微米横向尺寸的设备进行。在RT附近，NC-CDW相的C-CDW畴大小为7–10 nm[68]。而在低温下，C-CDW相的相干长度从几十纳米到几百纳米不等，这受到晶体质量或堆叠缺陷的限制[17]。根据我们的结果，显示出畴解钉的非单调趋势以及NC-CDW – IC-CDW相变的不可逆或部分可逆变化，应该缩小设备尺寸以进一步增强1T-TaS2器件的功能。虽然基于两终端1T-TaS2器件展示了CDW电压控制的振荡器和信息处理网络[26, 28, 29, 69, 70]，但本文考虑的场效应晶体管类型结构扩展了这些器件和网络的功能，允许更好地控制CDW相变和畴解钉。

4 结论
我们研究了垂直电场和磁场如何影响薄膜准二维（quasi-2D）1T-TaS2中的CDW畴解钉和相变，使用了顶部栅极和底部栅极场效应器件架构。因为NC-CDW ? IC-CDW转变发生在室温（RT）以上，这些测量直接探测了在技术相关条件下的场可调行为。我们的结果显示，电场门控产生了解钉阈值的非单调调制，这与在准一维（quasi-1D）CDW材料中观察到的单调门控效应相反。这项工作表明，二维（2D）CDW系统中载流子密度、畴壁连接性和钉扎之间的相互作用与一维（1D）系统中的情况有根本不同。我们还发现，垂直磁场提高了解钉阈值，并可以诱导IC-CDW → NC-CDW相变，揭示了之前未报道的通过磁场控制1T-TaS2中CDW相稳定性的新途径。这些观察结果突出了CDW电子-晶格凝聚态对多模态外部刺激的敏感性，并提供了关于如何影响准二维（quasi-2D）CDW材料中的集体电子行为的新见解。总的来说，这些发现提高了我们对1T-TaS2中场耦合CDW动态的理解，并确立了电场和磁场控制作为设计功能性CDW器件的可行策略。展望未来，提高功能性的最大机会在于将设备缩小，以便能够在NC-CDW相内操纵单个CDW畴。这样的能力将为基于二维（2D）CDW材料的纳米尺度、低功耗电子和信息处理技术开辟道路。

4 实验部分
4.1 设备制备
使用胶带（Nitto）将体相1T-TaS2单晶机械剥离到具有300 nm SiO2栅极介质的p型掺杂Si衬底上。通过光学显微镜识别出薄的1T-TaS2薄膜，并立即使用聚二甲基硅氧烷（PDMS）印章干燥转移h-BN，形成h-BN/1T-TaS2/SiO2/p+Si异质结构，保护CDW态免受氧化和环境降解。通过电子束光刻定义源-漏电极，然后使用原子层刻蚀选择性去除接触区域上的h-BN，暴露出下面的1T-TaS2。通过电子束蒸发沉积金属接触层（10/80 nm Ti/Au）。所得到的通道长度为1–3 μm，宽度为1–3.5 μm。在整个工作中，我们使用了两端几何结构进行传输测量。在主要实验之前，我们对代表性的h-BN/1T-TaS2结构进行了独立的接触特性测试。提取的接触电阻与研究的全部温度范围内的总通道电阻以及栅极偏压和源漏偏压相比可以忽略不计。对于静电门控，制造了三端设备，在h-BN盖层上图案化了一个局部顶部栅极电极，使用h-BN作为顶部栅极介质，而p型掺杂Si衬底通过300 nm SiO2作为全局背栅。在去除SiO2后，使用银浆接触Si背栅。通过测试具有不同几何形状的许多设备，我们确认观察到的门控诱导的解钉阈值和相变的调制是1T-TaS2通道的固有特性，而不是金属界面处调制接触电阻的结果。对于低温和磁传输测量，使用Hybond 626球形粘合剂和1 mil 99.99%的金线将设备引线键合到与Lakeshore Quantum Design物理性质测量系统（PPMS）探针或Quantum Design（Electrical Transport Option）ETO冰盘兼容的陶瓷芯片载体上。

4.2 电气和磁传输测量
在Lakeshore TTPX低温探针站进行了温度依赖的传输测量，其中p+Si/SiO2上的设备直接与钨微操纵探针在金垫上接触。样品温度在探针站（Lakeshore 336 with Measure-LINK软件）中控制，使用2 K/min的加热和冷却速率。使用Agilent B1500A半导体参数分析仪获得了I–V特性和静电门控测量（使用顶部栅极和背栅）。对于I-V测量，偏压以200 mV/s的速率变化，步长为1 mV；获得的I-V曲线通过数值微分得到dI/dV，从而能够分析电流波动和CDW解钉扎阈值。为了确保磁滞回线稳定，并非累积局部加热的伪影，我们在每次I-V扫描之间间隔了两分钟。在这些受控条件下，测量结果证实磁滞回线面积几乎保持不变。这种稳定性表明，观察到的调制现象是由直接的外场影响引起的，而不是由次级热效应造成的，因为通常情况下，过度的或累积的加热会导致磁滞回线面积减小。磁输运测量是在Quantum Design公司的PPMS设备中进行的，使用标准电阻率探针或旋转探针进行角度依赖性研究。将器件键合在陶瓷芯片载体（Lakeshore探针）或ETO片上后，使用Lakeshore M81同步源-测量系统测量电阻随温度和磁场的变化情况，其中PPMS磁体和低温恒温器负责提供磁场和温度控制。Agilent B1500A仪器既用于TTPX装置，也用于PPMS装置（通过Lakeshore芯片载体探针和ETO片），以跟踪在磁场作用下的电磁滞和CDW畴解钉扎现象的变化。在固定温度下，重复了与上述相同的准静态I-V扫描条件，并改变磁场强度，相应地分析了场依赖性的I-V和dI/dV特性，以量化磁滞和解钉扎过程的演变。

作者贡献：
A.A.B.提出了这个想法，协调了项目进度，并参与了数据分析。
J.O.B.制造了器件，进行了测量，并主导了数据分析。
M.T.协助了器件的制造，参与了数据分析，并协助撰写了手稿。
N.S.合成了1T-TaS2块状晶体并对其进行了表征。
T.T.S.监督了材料的合成工作，并参与了材料表征。
J.O.B.和A.A.B.共同撰写了手稿。
所有作者都参与了手稿的准备工作。

致谢：
加州大学洛杉矶分校的工作部分得到了Vannevar Bush Faculty Fellowship (VBFF)的支持，该奖学金由海军研究办公室(ONR)根据合同N00014-21-1-2947提供给A.A.B。乔治亚大学的工作部分通过ONR项目N00014-21-1-2947的子合同得到了支持。测试结构的纳米加工是在加州纳米系统研究所(CNSI)完成的。

利益冲突：
作者声明没有利益冲突。

数据可用性声明：
支持本研究结果的数据可向相应作者提出合理请求后获得。