一种用于物联网系统的高效量子点元胞自动机内存架构 B. S. Premananda, Mohsen Vahabi, Muhammad Zohaib, Seyed-Sajad Ahmadpour, M. Barath, K. R. Sreesha

《Computers》：An Efficient Quantum-Dot Cellular Automata Memory Architecture for Internet of Things Systems B. S. Premananda, Mohsen Vahabi, Muhammad Zohaib, Seyed-Sajad Ahmadpour, M. Barath and K. R. Sreesha

　　

摘要

物联网（IoT）节点在空间、延迟和能耗的严格限制下，持续地获取、缓冲和传输传感器数据。然而，传统的基于互补金属氧化物半导体（CMOS）的存储访问电路面临着功耗增加、寄生效应、互连复杂性以及纳米级工艺变化的敏感性等问题。为了解决这些限制，本文提出了一种基于量子点元胞自动机（QCA）的解码器驱动静态随机存取存储器（SRAM）访问架构，用于紧凑且节能的物联网感知层存储。所提出的框架整合了三个主要组件：具有基于反馈的存储和非破坏性读出的多数逻辑RAM单元、一个带有使能和辅助异步设置/复位控制的紧凑型2 × 4解码器，以及一个嵌入了解码器的1 × 4 SRAM阵列，以减少路由和时钟开销。电路布局使用QCADesigner 2.0.3实现并进行功能验证，而能量行为则使用QCADesigner-E进行评估。仿真结果证实了正确的写/读（W/R）和地址选择行为。所提出的2 × 4解码器实现了86个QCA单元，占用面积为0.08 μm2，并且只需要一个时钟单元，与最佳选择的解码器基线相比，单元数量、面积和时钟开销分别降低了48.19%、50.00%和20.00%。集成式的1 × 4 SRAM阵列实现了684个单元和14个时钟单元，与最接近的SRAM阵列基线相比，时序性能提高了30.00%。这些结果表明，所提出的基于QCA的存储访问结构为能耗受限的物联网通信系统提供了一种紧凑且低开销的解决方案。