基于CCII的CMOS集成忆阻器模拟器的设计及其在高维混沌电路中的应用

《AEU - International Journal of Electronics and Communications》：Design of a CMOS-integrated memristor emulator based on CCII and its application in high-dimensional chaotic circuits

　　林朗|文志翔|冯伟|肖家鹏|钱坤
湖南科技大学物理与电子科学学院，中国湖南省岳阳市湘北大道，414006

**摘要**
物理式忆阻器器件通常面临带宽低、性能不稳定以及与标准CMOS工艺兼容性差等问题，这些限制了它们在集成非线性和混沌电路中的应用。为了解决这些问题，本文提出了一种基于第二代电流传输器（CCII）和四象限模拟乘法器的CMOS集成忆阻器仿真器。该架构通过电流模式集成和电压-磁通量乘法实现了磁通量依赖的导电性，从而能够准确模拟忆阻器的非线性特性。忆阻器仿真器采用标准0.18 μm CMOS工艺在晶体管级别实现。布局后的仿真结果表明，该仿真器在高达MHz范围的激励频率下表现出清晰的捏合迟滞环。通过对典型、快速和慢速工艺角的测试，进一步验证了其对制造过程中的不确定性的良好容忍度。作为应用示例，该仿真器被嵌入到一个高维非线性系统中，构建了一个五维混沌电路。数值分析和电路仿真证实了复杂的混沌动态，从电路级别仿真获得的相位轨迹与理论结果高度吻合。所提出的CMOS忆阻器仿真器为集成非线性和混沌电路应用提供了有效且实用的构建模块。

**引言**
忆阻器最初由Chua提出作为第四种基本电路元件，其非线性和记忆依赖的电流-电压特性近年来受到了广泛关注[1]。由于其内在的状态依赖行为，忆阻器在神经形态计算[2]、[3]、非易失性存储[4]、[5]、信号处理[6]、[7]以及非线性动态系统[8]、[9]、[10]等领域得到了广泛应用。特别是忆阻器非线性和电路级集成的结合，为紧凑和可调的非线性电路实现开辟了新的可能性[11]、[12]。尽管有这些优势，实际的物理忆阻器器件在集成电路中仍面临诸多挑战，包括有限的操作带宽、较大的器件间差异、参数控制能力差以及与标准CMOS工艺的制造不兼容性。这些问题在高速或高维非线性系统中尤为关键，因为这些系统中稳定的和可预测的器件行为是必不可少的。因此，用CMOS兼容的忆阻器仿真器替代物理忆阻器已成为一种有效且广泛采用的方法[13]、[14]。

已经有多种使用运算放大器[15]、跨导放大器[16]和离散模拟构建模块[17]、[18]设计的忆阻器仿真器。虽然这些设计成功地再现了基本的忆阻器特性，但许多设计存在频率响应受限、电路复杂性高或集成实现可扩展性差的问题。近年来，基于电流传输器的电流模式电路技术由于其在带宽、功耗和CMOS集成方面的优势而受到越来越多关注[19]、[20]。其中，第二代电流传输器（CCII）作为通用构建模块在模拟电路设计中被广泛使用。基于CCII的电感仿真器已被广泛研究用于模拟被动电感行为[21]、[22]、[23]。此外，基于CCII的电容乘法器也被提出，以实现具有紧凑结构的大等效电容[24]。基于CCII的设计还被扩展用于模拟忆感器等与记忆相关的元件[25]。这些研究共同展示了基于CCII的电路在模拟各种被动和记忆元件方面的强大能力和灵活性。受这些优点的启发，本研究采用CCII作为核心构建模块实现了一个CMOS集成的忆阻器仿真器。

与电路级发展并行，忆阻器也被广泛用于构建非线性和混沌系统[26]、[27]、[28]。通过引入记忆依赖的反馈，忆阻器元件可以有效增加系统的维度并丰富动态行为。已经报道了许多基于忆阻器的混沌和超混沌系统，展示了复杂的动态特性，并在安全通信和信号处理中具有潜在应用[29]、[30]、[31]。然而，许多现有研究仍处于数学建模或SPICE级别仿真阶段，对晶体管级别实现、布局效应和CMOS工艺兼容性的考虑有限。这一差距限制了高维混沌系统在集成平台中的实际应用。受这些考虑的驱动，本文重点设计了注重电路级实现性和鲁棒性的CMOS集成忆阻器仿真器。提出了基于CCII和四象限模拟乘法器的忆阻器仿真器架构，通过电流模式集成和电压-磁通量乘法实现磁通量依赖的导电性。该电路完全采用标准0.18 μm CMOS工艺在晶体管级别实现，并进行了布局后的仿真，以评估其动态性能、频率响应和对工艺变化的容忍度。为了展示所提出仿真器的非线性效果和实际适用性，它被进一步嵌入到一个高维非线性系统中，构建了一个五维混沌系统。数值分析和电路仿真验证了理论建模与电路实现之间的一致性。与许多强调抽象动态特性的先前工作不同，本研究突出了CMOS忆阻器仿真器作为集成非线性和混沌电路实用构建模块的作用。

**主要贡献**
1. 提出了一种基于CCII和四象限乘法器的CMOS兼容忆阻器仿真器，实现了清晰的捏合迟滞行为、宽操作频率范围和适合集成实现的特点。
2. 该仿真器完全在晶体管级别设计，并通过不同激励条件和CMOS工艺角的布局后仿真进行了验证。
3. 作为应用示例，该仿真器被整合到一个五维非线性系统中，通过数值分析和电路级仿真确认了一致的混沌动态。

**部分摘录**
**提出的忆阻器仿真器拓扑**
本研究提出的忆阻器仿真器采用0.18 μm CMOS工艺和BSIM3v3 MOSFET模型器件模型[32]进行设计和仿真，目标是实现高集成度和电路操作与忆阻器行为之间的清晰对应。如图1所示，该架构由CCII、四象限CMOS模拟乘法器、运算放大器和几个无源元件组成。CCII作为外部激励与电路之间的接口。

**布局和布局后验证**
完成晶体管级别设计后，忆阻器仿真器在0.18 μm CMOS工艺中实现了布局，器件模型基于BSIM3v3 MOSFET模型。在3.3V的供电电压下进行了布局后仿真。模拟构建块的偏置电流从几微安到几百微安仔细选择，以确保在饱和区域正确的偏置，并满足CCII、四象限乘法器的线性要求。

**在五维混沌电路中的应用**
作为一种具有内在记忆的非线性器件，忆阻器由于其固有的非线性和磁通量依赖的状态演变，非常适合构建和增强混沌系统。与参考文献[18]中报道的近期基于CCII的忆阻器仿真器相比，所提出的设计进一步集成了晶体管级别实现和布局后验证，并展示了其在高维混沌电路中的直接适用性。

**高维混沌电路的电路仿真**
为了验证忆阻器混沌系统的电路级实现性，进行了模拟电路仿真。系统状态方程中的每个项都被映射到相应的电路元件，并仔细选择了关键组件参数，以实现从数学模型到电路实现的等效转换。结果表明，最终的混沌电路运行稳定并表现出预期的动态行为，如图20所示。

**结论**
本研究提出了一种CMOS集成的忆阻器仿真器及其在高维混沌电路中的应用。所提出的仿真器使用标准CMOS技术实现，其中CCII、四象限乘法器和运算放大器结合在一起，精确再现了忆阻器的非线性磁通量-电荷关系和记忆特性。包括提取寄生效应的布局后仿真确认，所提出的仿真器保持了稳定的性能。

**作者贡献声明**
林朗：撰写——原始稿件、研究、形式分析。
文志翔：撰写——原始稿件、方法论、研究。
冯伟：软件、资源、方法论。
肖家鹏：可视化、验证、监督。
钱坤：撰写——审阅与编辑、方法论、概念化。

**致谢**
本研究得到了湖南省教育厅科研基金（项目编号23B0638、23A0492）和湖南省自然科学基金（2026JJ80258）的资助。

**利益冲突声明**
作者声明没有已知的竞争财务利益或个人关系可能影响本文报告的工作。