在5纳米以下技术节点上，设计用于无结梳状纳米片场效应晶体管的间隔结构：从器件到电路的实现

《Micro and Nanostructures》：Engineering the Spacer for Junctionless Comb-shaped Nanosheet FETs at Sub-5 nm Node: Device to Circuit Realization

　　

托马斯·丹尼尔|闪亮天使|斯雷斯塔·瓦拉萨|文卡塔·拉马克里希纳·科塔|苏尼塔·布基亚|纳伦德·马利舍蒂|纳伦德·瓦德蒂亚

印度卡尔帕格普尔印度理工学院电子与电气通信工程系

摘要

尽管全环绕栅极（GAA）纳米片（NS）FET技术不断发展，但在5纳米以下节点的梳状NSFET（CombFET）中，间隔层工程（尤其是单k和双k配置）的作用仍 largely 未被充分探索。为填补这一研究空白，本文研究了不同间隔层材料（空气、SiO₂、Si₃N₄、HfO₂ 和 TiO₂）对CombFET数字和模拟/射频性能的影响。首次采用了无结（JL）和全环绕栅极（GAA）结构来设计CombFET。选择5纳米和7纳米的间隔层长度（L_spr）以观察最佳性能，在整个分析过程中，L_spr = 7纳米时单k和双k间隔层的性能均更优。与空气间隔层相比，在1nA归一化漏电流下，TiO₂间隔层使开关比、静态导通电阻（SS）和跨导电容（DIBL）分别提高了约10^{7_V、GFP 和 GTFP 也分别提高了约46.76%、59.1% 和 50.9%。然而，TiO₂间隔层的射频性能略有下降。当分析扩展到双k间隔层时，TiO₂+Air 的I_ON/I_OFF提高了约107，SS 提高了约4.6%，DIBL 提高了约10.8%，优于HfO₂+Air。模拟/射频特性（如A_V、f_T、f_MAX、TFP 和 TGFP）分别提高了约8.41%、14.2%、17.97% 和 37.28%，使其成为理想的双k间隔层材料。增加TiO₂+Air内部高k间隔层的长度会导致I_OFF降低，以及SS和DIBL降低（分别约为9.64%和22.42%）。而对于模拟/射频应用，更大的内部高k间隔层长度则使A_V、f_T、f_MAX和TFP分别提高了约22.3%、91.5%、78.36%和72.92%。此外，还设计了CS放大器，TiO₂+Air配置的增益优于TiO₂+SiO₂配置。}

章节摘录

引言

由于技术的持续进步，摩尔定律推动了智能手机和笔记本电脑等便携式电子设备的不断发展。为了确保这些设备的持续发展和紧凑性，减小CMOS晶体管的尺寸变得至关重要，以满足对更小特征的需求。尺寸的减小使得CMOS晶体管能够实现最佳的设计和面积利用。MOSFET对于实现低功耗、高增益以及适度的性能提升至关重要

器件结构和仿真细节

图1展示了CombFET的3D和2D剖面图。本研究的分析基于Sentaurus TCAD仿真工具[21]。CombFET的设计遵循IRDS 5纳米技术节点的规范[22]。实验校准[23]与TCAD数据准确匹配，如图1(d)所示。通过调整源极/漏极电阻、迁移率、功函数和饱和速度，确保I-V校准的准确性

结果与讨论

• A
  单k间隔层评估

本文重点研究了间隔层对CombFET特性的影响，使用了不同的间隔层材料（空气、SiO₂、Si₃N₄、HfO₂ 和 TiO₂），其k值分别为1、3.9、7.5、22和39。文中的性能比较是在10nA电流点进行的，以评估其在低功耗（LP）应用中的适用性。通过比较多个参数（包括关断电流I_OFF）来分析直流性能

结论

本研究旨在通过使用不同的间隔层材料来优化JL CombFET在数字和模拟/射频应用中的效率。通过探索不同的间隔层长度（L_spr），发现L_spr = 7nm的结果优于L_spr = 5nm。与空气间隔层相比，TiO₂在静态导通电阻（SS）和跨导电容（DIBL）方面分别提高了约25%和54.7%。然而，某些参数也出现了显著变化

CRediT作者贡献声明

文卡塔·拉马克里希纳·科塔：撰写——审稿与编辑、初稿撰写、可视化、验证、方法论、研究设计、数据分析、概念化。苏尼塔·布基亚：撰写——审稿与编辑、初稿撰写、可视化、验证、方法论、研究设计、数据分析、概念化。纳伦德·马利舍蒂：撰写——审稿与编辑、初稿撰写、可视化、验证、方法论、研究设计、数据分析

利益冲突声明

? 作者声明他们没有已知的竞争性财务利益或个人关系可能影响本文所述的工作。