单层过渡金属硫族化合物(TMD)纳米带晶体管的尺寸微缩(Scaling nanoribbon transistors with monolayer transition metal dichalcogenides)

《Nature Nanotechnology》：Scaling nanoribbon transistors with monolayer transition metal dichalcogenides

　　

摘要：纳米级场效应晶体管要求沟道所有维度——长度、宽度及厚度——均被激进地微缩。二维半导体(2D semiconductors, 2DS)提供了极限的原子级厚度，但其优异器件性能此前大多局限于微米级宽沟道。本研究报道了具有n型和p型工作模式的单层二维半导体纳米带晶体管，采用包含"锚定(anchored)"接触以抑制纳米带剥离的顶层向下多重图形化工艺制备而成。该方法实现了沟道长度与宽度分别低至25–30 nm，并通过针尖增强光致发光(tip-enhanced photoluminescence, TEPL)等纳米尺度表征确认了最小的边缘退化。集成薄层高介电常数(high-κ)栅介质后，器件在漏源电压VDS=1 V时获得最大导通电流密度分别为：n型MoS2达560 μA μm?1、n型WS2达420 μA μm?1、p型WSe2达130 μA μm?1。这些结果超越先前单栅极二维半导体纳米带的报道，其中WS2即使在常关(enhancement-mode，增强模式)工作下也提升了两个数量级以上。综上，上述发现确立了顶层向下图案化石墨烯类二维半导体纳米带作为未来纳米片(nanosheet)晶体管架构中极具前景的基本构筑单元的地位。

论文解读：《单层过渡金属硫族化合物纳米带晶体管的尺寸微缩》

该工作发表于《Nature Nanotechnology》。当前硅基全环绕栅极(gate-all-around, GAA)纳米片晶体管预计还可延续微缩约十年，但进一步将硅厚度减薄至3 nm以下以维持静电控制会导致电学性能严重退化。二维半导体特别是单层过渡金属硫族化合物(monolayer transition metal dichalcogenides, monolayer TMDs)，具有亚纳米厚度、合适的带隙和较好的载流子迁移率，是有潜力的替代沟道材料。然而，已有高性能单层TMD晶体管多依赖微米级宽沟道，窄于1 μm宽度的纳米带器件因TMD层间仅靠范德华力(van der Waals forces)吸附易在工艺中分层(delamination)、光刻限制、接触电阻大及边缘缺陷导致迁移率退化等问题而鲜有报道，TMD纳米带在亚微米宽度下的输运行为尚不明晰。为此，研究人员开发了锚定接触结构与低剂量多重图形化工艺，成功制备沟道宽/长均微缩至近25 nm的单层MoS₂、WS₂及WSe₂纳米带场效应晶体管(field-effect transistors, FETs)，系统表征电学性能、边缘质量及与高κ栅介质的集成效果，证明顶层向下图案化的单层TMD纳米带可满足未来GAA纳米片晶体管的基本要求。

研究人员采取的主要关键技术方法包括：(1) CVD法生长单层MoS₂（热氧化SiO₂/Si基底）、WS₂（蓝宝石基底）及商用单层WSe₂（蓝宝石基底），部分转移至预制备局部背栅（Ti/Pt＋ALD沉积HfO₂高κ介质）的芯片上；(2)设计狗骨状(dog-bone-shaped)沟道几何——纳米带沟道区窄（最小目标25 nm），源漏接触下方扩展为微米级焊盘(anchored contacts)以防止剥离并提高成品率；(3)采用低剂量电子束光刻(e-beam lithography)与XeF₂干法刻蚀定义沟道，单步光刻—刻蚀(litho–etch, LE)获～50 nm宽纳米带，光刻—刻蚀—光刻—刻蚀(litho–etch–litho–etch, LELE)双重图形化获～25–30 nm宽纳米带；(4)根据TMD类型选用不同金属接触（MoS₂: Au; WS₂: 应力Ni/Au; WSe₂: Pd/Au），部分器件真空退火或氯仿处理以降低接触电阻R_c；(5)电学测试（室温及9 K低温，Keithley 4200A参数分析仪，TLM结构提取R_c）及纳米尺度材料表征（Raman光谱、针尖增强光致发光tip-enhanced photoluminescence, TEPL、高角环形暗场扫描透射电子显微镜high-angle annular dark-field scanning transmission electron microscopy, HAADF-STEM / TEM、能谱EDS/EELS）。

Fabrication of anchored nanoribbons（锚定纳米带的制备）

研究人员设计了狗骨形结构使纳米带两端扩展为微米级接触垫锚定于基底，抑制了单层TMD在光刻湿法过程中的剥离，使60 nm宽纳米带成品率＞85%。对比实验表明接触宽度从75 nm增大至1.5 μm不影响固定栅过驱动电压(V_GS?V_T)下的导通电流I_on，说明接触—沟道重叠(L_ov＞100 nm)超过电流传输长度且接触电阻足够低。采用LELE双重图形化降低电子束曝光剂量并突破单步LE极限，成功制备出宽度低至约25–30 nm的纳米带。

Electrical characterization of MoS₂nanoribbon transistors（MoS₂纳米带晶体管的电学表征）

研究人员利用传输线模型(transfer-length-method, TLM)结构测得接触电阻R_c＜560 Ω·μm（最高栅过驱动下拟合值190±370 Ω·μm），与文献最优MoS₂/Au接触相当。75 nm宽纳米带与同片～850 nm宽器件场效应电子迁移率μ_FE均为30–60 cm²V^?1s^?1，未见宽度导致的迁移率退化。43 nm宽（LE法制备，L_ch≈300 nm）MoS₂纳米带I_max≈620 μA μm^?1（V_DS=1 V），25 nm宽（LELE法）I_max≈310 μA μm^?1，与同一LELE芯片上160 nm宽纳米带电流密度相近，表明未受边缘无序限制，差异源于芯片间接触电阻波动。9 K低温测试显示迁移率近似翻倍，说明室温输运受杂质与声子散射主导。

Nanoscale spectroscopic and structural characterization（纳米尺度光谱与结构表征）

Raman光谱显示E′与A₁′峰无展宽，未出现缺陷介导LA(M)峰，表明至45 nm宽均无显著晶格损伤。TEPL成像显示纳米带沟道内A激子峰无展宽且发光均匀，三子(trion)与激子比值略增提示轻微边缘掺杂但不影响输运。HAADF-STEM证实边缘粗糙度仅数纳米，边缘与沟道内选区电子衍射均显示良好结晶性，EDS/EELS未在边缘检测到O或F富集，说明顶层向下工艺未引入可观边缘污染或缺陷。

High-κ dielectric integration（高κ介电质集成）

研究人员将单层TMD转移至带HfO₂（等效氧化层厚度EOT≈1.5 nm）局部背栅结构上制备纳米带。MoS₂（~60 nm宽）I_max≈560 μA μm^?1（V_DS=1 V），WS₂（~50 nm×50 nm，常关增强模式）I_max≈420 μA μm^?1（V_DS=1 V，V_DS=1.5 V时可达~460 μA μm^?1），较以往单层WS₂纳米带提升＞100倍，归因于应力Ni/Au接触降低R_c（≈675±268 Ω·μm）；p型WSe₂（常关）|I_max|≈130 μA μm^?1。MoS₂纳米带阵列I_max/I_min＞10⁹（受测量噪声底限制），说明无边缘漏电通路。上述I_max值在同类单栅极单层TMD纳米带中处于领先水平。

Conclusions（结论）

研究人员演示了以单层MoS₂、WS₂和WSe₂制备n型与p型（互补）纳米带晶体管，沟道厚度达原子级极限，沟道宽度微缩至约25 nm仍获得高导通电流密度，其中WS₂纳米带呈理想常关特性并有良好饱和电流。通过机械稳固的锚定接触提高成品率、低剂量多重图形化策略配合低残留光刻胶以及经纳米表征验证的最小边缘退化，是实现上述性能的关键。研究表明将单层TMD沟道微缩至约25 nm宽度不会劣化导通或关断特性，此类顶层向下图案化纳米带比微米宽器件更具技术相关性。兼容高κ栅介质、具互补极性及跨多种TMD的良好性能，使单层纳米带成为未来全环绕栅极(GAA)纳米片晶体管的重要候选构筑单元。