对于中红外(MIR)光电探测器的应用而言,Ge1?xSnx是一种有吸引力的IV族合金半导体,因为其带隙可通过Sn的组成进行调节,并且在Sn含量超过8%时可实现间接-直接能带转换[1]。Sn含量在10%到25%范围内的Ge1?xSnx能够有效覆盖整个MIR光谱区域[[2], [3], [4], [5]]。此外,Ge1?xSnx与Si CMOS工艺完全兼容。这比传统的III-V族和II-VI族化合物半导体具有显著优势,有助于实现低成本且无毒的MIR光电探测器,从而推动了MIR区域的光检测技术发展[6]。
为了实现高灵敏度的集成MIR光电探测器,需要在Si衬底上制备Sn含量超过10%的厚Ge1?xSnx层[7]。此前,已有多种方法用于制备Ge1?xSnx外延层,包括化学气相沉积(CVD)[[8], [9], [10], [11], [12]]、分子束外延(MBE)[[13], [14], [15], [16], [17], [18], [19]]和溅射[[20], [21], [22], [23], [24], [25], [26], [27], [28], [29], [30], [31]]。CVD在Sn含量较低的区域具有较高的沉积速率。然而,当Sn含量达到10%或更高时,需要降低生长温度以抑制Sn沉淀,这会导致沉积速率显著下降,因此Sn的最大含量目前约为33%[10]。虽然MBE可以实现更高的Sn含量(目前可达约50%[19]),但其生长速率通常较低。
相比之下,溅射法可以在不受Sn含量影响的情况下实现高速沉积[[20], [21], [22], [23], [24], [25], [26], [27], [28], [29], [30], [31]],这有利于未来的工业化和大规模生产。此外,高沉积速率可以有效抑制Sn沉淀,从而提高晶体质量[27]。通过溅射技术已成功制备出Sn含量低于10%的约200纳米厚的Ge1?xSnx层[[27], [28], [29], [30], [31]]。目前报道的最大Sn含量为28%,但其厚度限制在50纳米以下[21]。
为了应用于MIR光电探测器,我们旨在通过溅射技术在Si衬底上制备Sn含量超过10%的厚Ge1?xSnx外延层。然而,Si和Ge1?xSnx之间存在较大的晶格失配。引入Ge缓冲层是一种可能的解决方案,可以缓解这种晶格失配[32,33]。因此,我们制备了高质量的Ge缓冲层,并评估了其在改善含有15% Sn的300纳米厚Ge1?xSnx外延层方面的效果。我们还研究了Sn含量在10%到25%范围内的300纳米厚GexSnx外延层的生长情况。